公开(公告)号：KR1020070038378A

公开(公告)日：2007-04-10

申请号：KR1020050093625

申请日：2005-10-05

Applicant: 삼성전자주식회사

Inventor： 권흥규 ,  김세년 ,  김태훈 ,  하정오 ,  변학균

IPC: H01L23/12 ,  H01L21/60

CPC classification number: H01L23/522 ,  H01L24/26 ,  H01L25/073

Abstract: 본 발명은 2층의 재배선층이 형성된 에스아이피(SIP; System In Package)용 반도체 칩에 관한 것으로, 2층의 재배선층을 팹(fab) 공정으로 형성할 경우 선폭 및 두께에 제약이 따르기 때문에 아날로그(analog) 및 고속 인터페이스(high speed interface)로 사용되는 특성 재배선층은 저항 증가에 따른 전기적 특성이 떨어질 수 있다. 2층의 재배선층을 웨이퍼 레벨(wafer level) 공정으로 형성할 경우, 재배선층을 둘러싸는 두꺼운 절연층으로 인하여 웨이퍼 또는 칩 단위에서 휨(warpage)이 심하게 발생되어 SIP 제조 공정 상에 문제가 발생될 수 있다.
본 발명은 상기한 문제점을 해결하기 위해서, 팹 공정을 이용하여 반도체 기판의 활성면에 형성된 비특성 재배선층과, 웨이퍼 레벨 공정을 이용하여 비특성 재배선층 상부에 형성된 특성 재배선층을 포함하는 2층의 재배선층이 형성된 SIP용 반도체 칩을 제공한다. 본 발명에 따르면, 특성 재배선층은 웨이퍼 레벨 공정으로 필요한 두께와 폭으로 형성함으로써, 특성 재배선층의 전기적 특성을 확보할 수 있다. 그리고 비특성 재배선층은 팹 공정을 이용하여 반도체 기판의 활성면에 형성하고, 특성 재배선층은 웨이퍼 레벨 공정을 이용하여 비특성 재배선층 위에 형성함으로써, 웨이퍼 레벨 공정으로 형성되는 재배선층이 단층이기 때문에, 웨이퍼 또는 칩 단위에서 휨이 발생되는 것을 억제할 수 있다.
재배선(redistribution), 팹(fab), 웨이퍼 레벨(wafer level), 시스템 인 패키지(System In Package), 적층(stack)

公开(公告)号：KR100601760B1

公开(公告)日：2006-07-19

申请号：KR1019990036908

申请日：1999-09-01

Applicant: 삼성전자주식회사

Inventor： 최기원 ,  곽민근 ,  김태훈 ,  하웅기 ,  정인숙

IPC: H01L23/12

Abstract: 칩 스택의 문제점과 패키지 스택의 문제점을 해결하기 위한 구조를 갖는 스택형 패키지에 관한 것으로서, 스택형 패키지는 칩이 기판에 접착되고 상기 칩이 기판의 소정 영역에 형성된 기판의 본딩 패드와 전기적으로 연결된 제 1 및 제 2 칩 유니트가 리드 프레임의 양면에 접합되어서 적층된다. 그리고, 제 1 및 제 2 칩 유니트는 칩 본딩 패드가 형성된 칩과 상기 칩에 본딩 리본 또는 와이어와 같은 소정 접속 부재로써 전기적으로 연결되는 기판 본딩 패드를 갖는 기판으로 구성될 수 있다. 따라서, 간단한 공정을 통하여 스택형 패키지를 구현할 수 있고, 그에 따라서 실장밀도 또는 집적도가 향상되는 효과가 있다.
스택, 패키지, BLP

公开(公告)号：KR1020060072969A

公开(公告)日：2006-06-28

申请号：KR1020040111778

申请日：2004-12-24

Applicant: 삼성전자주식회사

Inventor： 김태훈

IPC: G05B19/418

CPC classification number: Y02P90/02 ,  G05B19/418

Abstract: 소정의 내용물을 수용할 수 있는 박스를 복수 개의 베이들에 입고하기 위하여 상기 박스를 자동으로 반송하기 위한 자동 반송부를 구비한 자동 반송 장치가 개시된다. 그러한 자동 반송 장치는, 상기 박스에 일체로 결합되어 상기 박스의 정보를 수신하여 저장하며, 상기 자동 반송부에 의하여 논스톱으로 반송되는 중, 상기 베이들에 있어서 각각의 베이를 구별하기 위한 베이 고유 정보를 무선으로 수신하여 상기 베이 고유 정보와 상기 박스의 정보가 일치하는 경우에 상기 베이 고유 정보를 갖는 베이로 입고되도록 하는 자동 반송 프로세서를 구비한다. 그리하여, 본 발명은 박스를 자동으로 반송하기 위한 자동 반송부를 구비한 자동 반송 장치를 제공함으로써, 상기 박스가 바코드 인식부에 의하여 인식되는 시간 동안 정체되는 시간을 갖게 되며, 상기 자동 반송부 상에 놓여진 후속되는 다른 박스들도 상기 바코드 판독기에 의하여 판독되기 전의 정체 시간을 가지게 되는 문제점을 해결하여, 물류의 반송에 소요되는 시간을 감소시키는 효과가 있다.

반송 장치, 베이, 런 박스, 바코드 판독기

公开(公告)号：KR1020040053902A

公开(公告)日：2004-06-25

申请号：KR1020020080363

申请日：2002-12-16

Applicant: 삼성전자주식회사

Inventor： 김태훈

IPC: H01L23/12

CPC classification number: H01L24/32 ,  H01L23/49503 ,  H01L23/49575 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/05554 ,  H01L2224/05599 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/32057 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/484 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2224/85399 ,  H01L2224/8592 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/07802 ,  H01L2924/181 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

Abstract: PURPOSE: A multi chip package is provided to prevent damage of the first semiconductor chip and the first bonding wire by attaching the first and second semiconductor chips on the lower and upper surface of a lead frame. CONSTITUTION: A multi chip package(10) includes a ring type lead frame pad(21) and the first semiconductor chip(11) attached to the lead frame pad through its active surface using an adhesive tape(31). At this time, the first bonding pads(12) of the first semiconductor chip are opened by the lead frame pad. The multi chip package further includes the first bonding wires(41) for electrically connecting inner leads(23) with the first bonding pads, and the second semiconductor chip(13) attached to the other surface of the lead frame pad through its inactive surface using an adhesive part.

Abstract translation: 目的：提供一种多芯片封装，以通过将第一和第二半导体芯片附接到引线框架的下表面和上表面来防止第一半导体芯片和第一接合线的损坏。 构成：多芯片封装（10）包括环形引线框架焊盘（21）和第一半导体芯片（11），该第一半导体芯片（11）使用粘合带（31）通过其主动表面附接到引线框架焊盘。 此时，第一半导体芯片的第一接合焊盘（12）由引线框架焊盘打开。 多芯片封装还包括用于将内部引线（23）与第一焊盘电连接的第一接合线（41），以及通过其非活性表面安装在引线框架焊盘的另一个表面上的第二半导体芯片（13） 粘合剂部分。

公开(公告)号：KR1020030093697A

公开(公告)日：2003-12-11

申请号：KR1020020031510

申请日：2002-06-05

Applicant: 삼성전자주식회사

Inventor： 김종석 ,  김태훈

IPC: H01L21/31

Abstract: PURPOSE: A method for forming a CVD(Chemical Vapor Deposition) layer for manufacturing a semiconductor device is provided to be capable of forming a plurality of aiming CVD layers in one equipment at a time for reducing the loss of the equipment and preventing the increase of fabrication cost. CONSTITUTION: After forming an STI(Shallow Trench Isolation) layer at the upper portion of a silicon substrate by carrying out a BUC process, an STI UBUC layer is deposited on the entire surface of the resultant structure without the change of an equipment, so that a PE-TEOS(Plasma Enhanced-TetraEthylOrthoSilicate) depositing process is capable of being skipped. At this time, the BUC process is simultaneously carried out with a depositing process and an etching process. Preferably, the STI UBUC layer is made of the same or similar material of a PE-TEOS layer.

Abstract translation: 目的：提供一种形成用于制造半导体器件的CVD（化学气相沉积）层的方法，以能够一次在一个设备中形成多个目标CVD层，以减少设备的损耗并防止 制造成本。 构成：通过执行BUC工艺在硅衬底的上部形成STI（浅沟槽隔离）层之后，STI UBUC层沉积在所得结构的整个表面上，而不会改变设备，使得 可以跳过PE-TEOS（等离子增强四乙基正硅酸盐）沉积工艺。 此时，通过沉积工艺和蚀刻工艺同时进行BUC工艺。 优选地，STI UBUC层由PE-TEOS层的相同或相似的材料制成。

公开(公告)号：KR1020030029312A

公开(公告)日：2003-04-14

申请号：KR1020010061661

申请日：2001-10-06

Applicant: 삼성전자주식회사

Inventor： 김태훈 ,  류민성 ,  정병길

IPC: G02B6/13

Abstract: PURPOSE: A planar lightwave circuit module is provided to use an adhesive assistant layer of inorganic oxide material to coat each optical fiber block and the planar lightwave circuit. CONSTITUTION: According to the planar lightwave circuit module, at least more than one optical fiber block comprises at least more than one groove for optical fiber mounting formed on a bottom plate of a semiconductor material and a top plate of a glass material adhered to the bottom plate to fix an optical fiber. And a planar lightwave circuit comprises a semiconductor substrate, and a core layer forming an optical path by being stacked on the semiconductor substrate and a clad layer surrounding the core layer.

Abstract translation: 目的：提供一种平面光波电路模块，使用无机氧化物材料的粘合助剂层涂覆每个光纤块和平面光波电路。 构成：根据平面光波电路模块，至少多于一个的光纤块包括形成在半导体材料的底板上的至少多于一个的用于光纤安装的槽和粘附到底部的玻璃材料的顶板 板固定光纤。 并且平面光波电路包括半导体衬底和通过层叠在半导体衬底上的芯层和形成光路的芯层以及围绕芯层的覆层。

公开(公告)号：KR1020020071399A

公开(公告)日：2002-09-12

申请号：KR1020010011534

申请日：2001-03-06

Applicant: 삼성전자주식회사

Inventor： 김호식 ,  박종산 ,  김태훈

IPC: H01L21/304

Abstract: PURPOSE: A method for cleaning a chamber is provided to improve efficiency in a cleaning process of a chamber by applying continuously RF power to a chamber in the cleaning process. CONSTITUTION: A remote plasma apparatus forms a cleaning gas including a fluorine radical(S10). The remote plasma apparatus is connected with a chamber. The generated cleaning gas is transferred from the remote plasma apparatus to an inside of the chamber(S12). The cleaning gas is the fluorine radical and ions which are formed by exciting NF3 gas in the remote plasma apparatus. At this time, inert gas is injected into the remote plasma apparatus, simultaneously. The inert gas is selected from a group including nitrogen, argon, and helium. All depositions of the chamber are etched and exhausted by the cleaning gas. An RF power is applied to the chamber(S14).

Abstract translation: 目的：提供一种用于清洁腔室的方法，以通过在清洁过程中对腔室施加连续的射频功率来提高腔室的清洁过程的效率。 构成：远程等离子体装置形成包括氟自由基的清洁气体（S10）。 远程等离子体装置与腔室连接。 所产生的清洁气体从远程等离子体装置转移到室的内部（S12）。 清洁气体是氟离子和通过在远程等离子体装置中激发NF 3气体形成的离子。 此时，惰性气体同时注入远程等离子体装置。 惰性气体选自包括氮气，氩气和氦气的组。 腔室的所有沉积物被清洁气体蚀刻和排出。 向腔室施加RF功率（S14）。

公开(公告)号：KR100333899B1

公开(公告)日：2002-06-20

申请号：KR1019980050227

申请日：1998-11-23

Applicant: 삼성전자주식회사

Inventor： 김태훈 ,  정선태 ,  송영휘

IPC: G02B6/02

Abstract: 본 발명은 화염가수분해 증착(FHD)에 의한 실리카 광도파로 및 광소자 제작시 잔류응력에 의해 발생되는 복굴절을 버퍼층을 이용하여 감소시키는 광도파로 및 그 제작방법에 관한 것으로, 이러한 광도파로는 웨이퍼위에 형성된 하부클래딩층, 하부클래딩층위에 형성된 코아층 및 코아층위에 형성된 상부클래딩층으로 이루어진 광도파로에 있어서, 웨이퍼와 하부클래딩층사이에 잔류응력에 의한 복굴절을 줄이는 버퍼층을 더 구비함을 특징으로 한다.
본 발명에 의하면, 기존의 소자제작공정을 변화시키지않고 단지 초기에 버퍼층을 웨이퍼위에 증착하는 단계를 추가함으로써 복굴절을 감소시킬 수 있으며, 또한 버퍼층내의 불순물의 종류 및 불순물의 함량을 조절함으로써 응력을 조절할 수 있다.

公开(公告)号：KR100317829B1

公开(公告)日：2001-12-22

申请号：KR1019990007280

申请日：1999-03-05

Applicant: 삼성전자주식회사

Inventor： 김태훈 ,  김병철 ,  이영우 ,  김태룡

IPC: H01L21/02

CPC classification number: H01L35/32 ,  F25B21/02 ,  H01L35/30 ,  Y02P80/156

Abstract: 본발명은반도체제조공정설비내의온도를일정하게유지하기위한자동온도조절장치에관한것이다. 본발명에따른반도체제조공정설비용열전냉각온도조절장치는웨이퍼를수용하여소정의가공공정을반복수행할수 있는챔버가구비된반도체제조공정설비에있어서, 전류의흐름에따라흡열및 발열현상을발생하는펠티에효과를이용한하나이상의열전냉각소자에의해상기반도체제조공정설비내의웨이퍼적재부를일정온도로지속시킬수 있도록열교환되는열교환기의구성을포함하여이루어짐을특징으로한다. 따라서, 반도체제조공정설비의내부에간단히설치하여클린룸의규모를최소화할수 있도록함으로써상기클린룸의건설에소요되는비용을현저히절감하고, 가공웨이퍼의온도를안정적으로유지하여공정불량요인을제거함과아울러생산성및 수율을향상시킬수 있는효과를갖는것이다.

公开(公告)号：KR100303333B1

公开(公告)日：2001-11-01

申请号：KR1019990035994

申请日：1999-08-27

Applicant: 삼성전자주식회사

Inventor： 김태훈 ,  송영휘 ,  정선태

IPC: G02B6/10

Abstract: 본발명은평면광 도파로소자및 그제조방법에관한것으로서, 평면기판; 상기평면기판상에증착되는하부클래드층; 상기하부클래드층상에증착되어계면에서발생하는변형을최소화하는패시베이션층; 상기하부클래딩층보다굴절율이큰 재질로상기패시베이션층상에서패터닝되어형성된광 도파로; 및상기광 도파로와상기패시베이션층상에증착되는상부클래딩층을포함한다. 따라서, 본발명은확산에의한도파로변형을최소화함으로서, 고신뢰성의광 도파로소자를제작하게되었다.