-
公开(公告)号：KR101080035B1
公开(公告)日：2011-11-04
申请号：KR1020090082328
申请日：2009-09-02
Applicant: 전자부품연구원
Abstract: 스위치모듈을제조하는방법은 a) 동박상에반경화폴리머층을적층하는단계; b) 상기반경화폴리머층 상에스위치 IC 및하나이상의수동소자를실장하는단계; c) 상기반경화폴리머층 상의, 상기스위치 IC 및상기하나이상의수동소자사이에형성되는공간을반경화폴리머를채우는단계; d) 단계 c)에의해얻는결과물을라미네이트하는단계; e) 단계 d)에의해얻은결과물에서상기동박을제거하는단계; 및 f) 단계 e)에의해얻은기판의상부및 하부에회로패턴을형성하는단계를포함한다.
-
公开(公告)号：KR1020100128683A
公开(公告)日：2010-12-08
申请号：KR1020090047232
申请日：2009-05-29
Applicant: 전자부품연구원
CPC classification number: H03H9/64 , H03H9/02574 , H04B1/38 , H04B1/44 , H05K3/46
Abstract: PURPOSE: A front end module for wireless local area network(LAN) and a method for manufacturing the same are provided to reduce the height of the module by embedding components in the printed circuit board. CONSTITUTION: A front end module for wireless LAN(200) includes a power amplifier module(PAM) integrated circuit(IC)(103) for amplifying a system outputting signal and a receiving band passing filter(104) eliminating an unnecessary signal from a receiving terminal. The front end module for wireless LAN includes a transmitting low-band passing filter(101) and includes a switch IC(105) and a PAM matching terminal(102). The switch IC time-divisionally connects a transmitting signal and a receiving signal. The PAM matching terminal improves the signal property of a power amplifier.
Abstract translation: 目的：提供用于无线局域网（LAN）的前端模块及其制造方法，以通过将部件嵌入印刷电路板来降低模块的高度。 构成：用于无线LAN（200）的前端模块包括用于放大系统输出信号的功率放大器模块（PAM）集成电路（IC）（103）和接收频带通过滤波器（104），消除来自接收的不必要的信号 终奌站。 无线LAN的前端模块包括发送低通滤波器（101），并包括开关IC（105）和PAM匹配终端（102）。 开关IC分时连接发送信号和接收信号。 PAM匹配终端提高功率放大器的信号特性。
-
公开(公告)号：KR100854415B1
公开(公告)日：2008-08-26
申请号：KR1020070022328
申请日：2007-03-07
Applicant: 전자부품연구원
CPC classification number: H01Q1/38 , H01Q1/46 , H01Q5/10 , H01Q9/0421
Abstract: An ultra wide band antenna including a filter is provided to improve a characteristic through reduction of a length of a wiring for connection between components by integrating the antennal and the filter. An ultra wide band antenna including a filter includes a first dielectric sheet, a second dielectric sheet, and a third dielectric sheet. The first dielectric sheet has a ground pattern(202) on a top surface. The second dielectric sheet is positioned at a lower part of the first dielectric sheet and has patterns(212,214) of a filter(102) and an antenna(100). The third dielectric sheet is positioned at a lower part of the second dielectric sheet and has a ground pattern(222) on a bottom surface.
Abstract translation: 提供包括滤波器的超宽带天线，以通过集成天线和滤波器来减少用于部件之间连接的布线的长度来改善特性。 包括滤波器的超宽带天线包括第一电介质片，第二电介质片和第三电介质片。 第一电介质片在顶表面上具有接地图案（202）。 第二电介质片位于第一电介质片的下部，并且具有滤波器（102）和天线（100）的图案（212,214）。 第三电介质片位于第二电介质片的下部，并且在底面上具有接地图案（222）。
-
公开(公告)号：KR100769455B1
公开(公告)日：2007-10-22
申请号：KR1020060072160
申请日：2006-07-31
IPC: H01C17/00
Abstract: A method for forming a built-in resistor by using a photo-sensitive resistive paste is provided to reduce a variation of a resistance of the photo-sensitive resistive paste by using a PSR(Photo Solder Resist) and a conductive filler. A pair of conductive units(111,112) are arranged to be apart from each other on a support unit(100). A photo-sensitive resistive paste(121) is applied on the support unit to enclose the conductive units. A mask is positioned at a region apart from an upper portion of the photo-sensitive resistive paste, and the photo-sensitive resistive paste is exposed by using the mask. A non-exposed photo-sensitive resistive paste is removed by using a developing solution. A non-removed photo-sensitive resistive paste is cured to form a resistive material. A protective film is formed on the support unit to enclose the resistive material and the conductive units. The photo-sensitive resistive paste is made of a conductive filler, a photo solder resist, a dispersing agent, and a solvent. A concentration of the conductive filler is between 7 and 15 w%.
Abstract translation: 提供了通过使用光敏电阻膏形成内置电阻器的方法，以通过使用PSR（光电抗蚀剂）和导电填料来减少光敏电阻膏的电阻的变化。 一对导电单元（111,112）被布置成在支撑单元（100）上彼此分开。 在支撑单元上施加光敏电阻膏（121）以包围导电单元。 掩模位于与感光电阻膏的上部隔开的区域，并且通过使用掩模曝光感光电阻膏。 通过使用显影液除去未曝光的感光电阻膏。 未去除的光敏电阻膏被固化以形成电阻材料。 在支撑单元上形成保护膜以包围电阻材料和导电单元。 光敏电阻膏由导电填料，光阻焊剂，分散剂和溶剂制成。 导电填料的浓度为7至15w％。
-
公开(公告)号：KR100734234B1
公开(公告)日：2007-07-02
申请号：KR1020060048144
申请日：2006-05-29
Applicant: 전자부품연구원
IPC: H05K3/46
Abstract: A multilayer printed circuit board and a method for manufacturing the same are provided to have high resistance to an external impact by enclosing a circuit pattern with an insulation layer and to improve the yield and shorten a manufacturing time by integrally laminating laminated plates through thermal compression. A multilayer printed circuit board includes a first laminated plate, a second laminated plate. The first laminated plate has a first insulating layer(130), a first circuit pattern(115), a first via-hole(150), and a conductive material. The first circuit pattern(115) is laid on the first insulating layer(130). A lower part of the first circuit pattern(115) is exposed. The first via-hole(150) is formed on an upper part of the first circuit pattern(115) and penetrates the first insulating layer(130). The conductive material is filled in the first via-hole(150). A second circuit pattern is laid on a location corresponding to the first circuit pattern of a second insulating layer. An upper part of the second circuit pattern is exposed. A second via-hole is formed on a lower part of the second circuit pattern and penetrates the second insulating layer. A conductive material is filled in the second via hole. The second laminated plate is electrically connected to the first laminated plate when the conductive material filled in the first via-hole corresponds to the conductive material filled in the second via-hole.
Abstract translation: 提供了一种多层印刷电路板及其制造方法，其通过用绝缘层包围电路图案而具有高的抗外部冲击性，并且通过热压缩一体地层压层压板来提高成品率并缩短制造时间。 多层印刷电路板包括第一层压板，第二层压板。 第一层压板具有第一绝缘层（130），第一电路图案（115），第一通孔（150）和导电材料。 第一电路图案（115）铺设在第一绝缘层（130）上。 第一电路图案（115）的下部暴露。 第一通孔（150）形成在第一电路图案（115）的上部并且穿透第一绝缘层（130）。 导电材料填充在第一通孔（150）中。 第二电路图案设置在对应于第二绝缘层的第一电路图案的位置上。 第二电路图案的上部被暴露。 第二通孔形成在第二电路图案的下部并穿透第二绝缘层。 导电材料填充在第二通孔中。 当填充在第一通孔中的导电材料对应于填充在第二通孔中的导电材料时，第二层压板电连接到第一层压板。
-
Patent Agency Ranking
公开(公告)号：KR100723270B1
公开(公告)日：2007-05-30
申请号：KR1020050122239
申请日：2005-12-13
Applicant: 전자부품연구원
IPC: H05K3/46
Abstract: 본 발명은 다층 인쇄회로기판 제조방법에 관한 것으로, 복수의 금속 박막의 일면에 각각 제1보호 필름을 형성하는 단계; 상기 각 금속 박막의 타면에 도전성 범프(Bump)를 형성하는 단계; 상기 각 금속 박막의 타면에, 일면에 제2보호 필름이 형성된 절연층을 적층하여 복수의 적층판을 형성하는 단계; 레이저를 이용하여 상기 각 적층판의 도전성 범프 위에 형성된 절연층 및 제2보호 필름을 제거하여, 도전성 범프를 노출시키는 단계; 상기 각 적층판의 제2보호 필름을 제거하는 단계; 상기 각 적층판의 제1보호 필름을 제거하고, 금속 박막을 식각하여, 각 적층판에 회로 패턴을 형성하는 단계; 및 상기 각 적층판을 압착하는 단계를 포함하여 이루어진다.
본 발명은 이러한 특징에 의해, 범프의 저항을 낮추어 다층 인쇄회로기판의 발열을 감소시킬 수 있으며, 드릴링에 의한 먼지가 발생하지 않는다.
다층 인쇄회로기판, 도전성 범프Abstract translation: 本发明涉及一种制造多层印刷电路板的方法，包括：在多个金属薄膜的一个表面上形成第一保护膜; 在每个金属薄膜的另一个表面上形成导电凸块; 通过在每个金属薄膜的另一个表面上层压具有第二保护膜的绝缘层在其一个表面上形成多个层压板; 使用激光去除形成在各个层压板的导电凸块上的绝缘层和第二保护膜以暴露导电凸块; 去除每个层压板的第二保护膜; 去除每个叠层板的第一保护膜，并蚀刻金属薄膜以在每个叠层板上形成电路图案; 并按下每个层压板。
-
公开(公告)号：KR100716796B1
公开(公告)日：2007-05-14
申请号：KR1020050101115
申请日：2005-10-26
Applicant: 전자부품연구원
Abstract: 본 발명은 서로 다른 3개의 주파수 대역을 갖는 입출력 신호를 효과적으로 분리할 수 있는 트리플렉서에 관한 것이다.
본 발명에 따른 프리플렉서는, 트리플 밴드 안테나를 통해 수신되는 제1 내지 제3 주파수 대역의 신호 중 제1 및 제2 주파수 대역의 신호를 분리하는 다이플렉서와, 제3 주파수 대역의 신호를 통과시키는 필터와, 트리플 밴드 안테나와 다이플렉서 사이에 접속되어, 스위칭 제어신호에 따라 트리플 밴드 안테나 및 다이플렉서를 접속시키는 제1 스위치 및 트리플 밴드 안테나 및 제1 스위치의 접속점과 필터 사이에 접속되어, 스위칭 제어신호에 따라 트리플 밴드 안테나와 필터를 접속시키는 제2 스위치를 포함하여 이루어진다. 이에 의해, 본 발명에 따르면 상대 대역의 주파수 특성에 영향을 미치는 것을 방지할 수 있음은 물론 삽입손실 특성을 우수하게 할 수 있다.
트리플렉서, CDMA, GPS, PCS, 다이플렉서, BPF-
公开(公告)号：KR100700967B1
公开(公告)日：2007-03-28
申请号：KR1020050132316
申请日：2005-12-28
Applicant: 전자부품연구원
Abstract: A front end module in a mobile communication device is provided to reduce signal loss due to electric lines and to reduce the volume. A first dielectric layer(301) includes a power amplifier IC and a micro strip line. A second dielectric layer(302) includes a duplexer, an LPF(Low Pass Filter), and an HPF(High Pass Filter). A third dielectric layer(303) includes an upper pattern of a capacitor which suppresses a DC component of a transmission signal and is arranged under the second dielectric layer. A fourth dielectric layer(304) includes a third inductor pattern and a lower pattern of the capacitor for suppressing the DC component from the transmission signal, and is arranged under the third dielectric layer. A fifth dielectric layer(305) includes two shunt capacitors for impedance matching and is arranged under the fourth dielectric layer. Two ground dielectric layers(306,308) include a ground pattern of a transmission line, so that a transmission bandpass filter is duplexed with a reception bandpass filter. A sixth dielectric layer(307) includes ground patterns for the transmission line and the micro strip line. A seventh dielectric layer(309) includes a DC bias RF(Radio Frequency) choke, which is connected to the micro strip line and the shunt capacitor.
Abstract translation: 提供移动通信设备中的前端模块以减少由于电线引起的信号损失并减小体积。 第一电介质层（301）包括功率放大器IC和微带线。 第二介质层（302）包括双工器，LPF（低通滤波器）和HPF（高通滤波器）。 第三电介质层（303）包括电容器的上部图案，其抑制透射信号的DC分量并且布置在第二介电层下方。 第四电介质层（304）包括电容器的第三电感器图案和下部图案，用于抑制来自透射信号的DC分量，并且布置在第三介电层下方。 第五电介质层（305）包括用于阻抗匹配的两个并联电容器，并且布置在第四介电层下方。 两个接地电介质层（306,308）包括传输线的接地图案，使得传输带通滤波器与接收带通滤波器双工。 第六电介质层（307）包括用于传输线和微带线的接地图案。 第七电介质层（309）包括连接到微带线和分流电容器的DC偏压RF（射频）扼流圈。
-
公开(公告)号：KR100690354B1
公开(公告)日：2007-03-09
申请号：KR1020050069420
申请日：2005-07-29
Applicant: 전자부품연구원
IPC: H01C17/065 , H01C17/075
Abstract: 본 발명은 열경화형 후막 레지스터 제조방법 및 이에 따른 레지스터에 관한 것으로, 특히 기판 위에 금속 물질을 증착하는 단계; 사진 식각(Photo Etching) 공정으로 상기 금속 물질의 양쪽 일부 영역을 식각 하여 하부 금속 패드를 형성하는 단계; 상기 하부 금속 패드를 덮도록 후막 레지스터 페이스트 또는 잉크를 도포하는 단계; 상기 도포 된 후막 레지스터 페이스트 또는 잉크를 건조 및 열처리하여 저항체를 형성하는 단계; 상기 저항체가 형성되지 않은 기판 위에 절연체 물질을 도포함으로써 절연층을 형성하는 단계; 및 상기 저항체 및 절연층 위에 금속 물질을 증착한 후, 상기 금속 물질의 양쪽 일부를 식각하여 상부 금속 패드를 형성하는 단계로 이루어지는 열경화형 후막 레지스터 제조방법에 의하는 경우, 하부와 상부 금속 패드 사이에 레지스터가 위치하고, 금속 패드와 레지스터의 접촉면이 매우 정밀하게 형성되어 저항값이 현저하게 균일해진 레지스터를 제조할 수 있는 효과가 있다.
후막 레지스터, 절연층, 금속 패드-
公开(公告)号：KR1020060071987A
公开(公告)日：2006-06-27
申请号：KR1020040110507
申请日：2004-12-22
Applicant: 전자부품연구원
IPC: H01L41/273 , H01L41/29
CPC classification number: H01L41/273 , H01L41/083 , H01L41/187 , H01L41/293 , H01L41/312 , H01L41/332
Abstract: 본 발명은 적층 세라믹 소자의 제조 방법에 관한 것으로, 소결(Sintering)된 도전성 페이스트막을 억제층(Constraining layer)으로 이용하여, 적층된 세라믹 기판으로 이루어진 소자 구조물의 XY방향으로 수축을 방지하고, 종래 기술과 같은 연마 공정이 불필요하고, 소자 구조물의 두께를 얇게 할 수 있으며, 정밀한 전극 패턴을 형성할 수 있는 효과가 있다.
소결, 세라믹, 수축, 억제, 패턴
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.027 seconds)
