-
-
公开(公告)号：KR1019970054538A
公开(公告)日：1997-07-31
申请号：KR1019950052637
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L29/812
Abstract: 본 발명은 T-형 게이트 형성방법에 관한 것으로서, 반도체 기판 상에 감광막을 도포하고 소정 부분이 중첩되도록 동일한 마스크를 이동시키면서 파장이 짧은 자외선으로 2번 노광시키고 현상하여 T-형의 개구를 형성하는 공정과, 상기 감광막에 실란 용액을 선택적으로 확산시켜 부피 팽창시키는 공정과, 상술한 구조의 전 표면에 금속을 증착하여 개구 내에 반도체 기판과 접촉되는 T-형의 게이트 전극을 형성하는 공정과, 상기 감광막을 제거하는 공정을 구비한다.
따라서, 해상력 한계 이하의 감광막 패턴을 형성할 수 있으며 재현성 및 균일도가 향상된다.-
公开(公告)号：KR1019970054463A
公开(公告)日：1997-07-31
申请号：KR1019950052660
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 모스 트랜지스터의 제조방법에 관한 것으로서, 제1도전형의 반도체 기판상에 게이트 산화막과 감광막을 형성하는 고정과, 상기 감광막을 폭이 서로 다른 패턴을 갖는 마스크를 이용하여 소정 부분이 중첩되도록 이동시키면서 2번 노광시키고 현상하여 상기 마스크들이 2번 중첩된 부분의 게이트 산화막이 노출되게 모두 제거되고 마스크들이 1번만 대응된 부분이 소정 두께가 남게되며 상기 소정 두께가 남는 부분의 일측이 타측보다 폭이 큰 비대칭 T형의 개구를 형성하는 공정과, 상기 개구에 의해 노출된 부분의 게이트 산화막을 제거하여 반도체 기판을 노출시키고 상기 개구 내에 반도체 기판과 접촉되며 머리 부분이 일측이 타측 보다 폭이 큰 비대칭 T형의 게이트 전극을 형성하고 상기 감광막을 제거하는 공정과, 상기 게이트 전극을 마 크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 머리 부분이 큰 일측에서 소정 각도로 제1이온 주입하고 열처리하여 상기 게이트 전극의 다리 부분과 타측에 형성된 것은 이격되며 일측에 형성되는 것을 소정 부분 중첩되는 저농도 영역을 형성하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 고농도로 수직으로 제2이온 주입하고 열처리하여 게이트 전극의 타측에서 상기 저농도 영역을 포함하고 일측에서 상기 게이트 전극과 사이에 저농도 영역이 잔류되도록 고농도의 소오스 및 드레인 영역을 형성하는 공정을 구비한다.
따라서, 게이트 머리 부분의 단면적이 넓어 낮은 게이트 저항값을 가지므로 소자의 고속 동작이 가능하며, 소오스 영역에 저농도 영역이 없으므로 소오스 영역에서 전압의 강하가 감소되어 소자의 성능이 향상되고 채널의 길이가 줄어드는 효과가 없어지므로 소자의 신뢰성이 향상되고, 또한, 별도의 측벽을 형성하지 않고 게이트 전극을 이용하여 저농도 영역을 형성하므로 공정이 간단해진다.-
-
公开(公告)号：KR1019970052314A
公开(公告)日：1997-07-29
申请号：KR1019950052677
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 금속배선의 형성방법에 관한 것으로, 특히 전자빔 노광 에너지 조정과 리프트-오프(lift-off) 방법에 의한 금속배선 형성방법에 관한 것이다.
상기 본 발명은 하부 금속배선에 접촉시켜 상부 금속배선을 형성하는 금속배선 형성방법으로서, 하부 금속배선이 형성된 기판상에 상, 하부 감광막을 차례로 형성하고 이 감광막을 선택적으로 전자빔의 에너지를 조절하여 노광시킴으로서 1회의 노광공정으로 금속배선의 선폭을 정의하는 상부 감광막의 제거영역의 폭과, 하부 감광막의 제거되는 영역의 폭에 의해 콘택홀을 정의한 후 도전성 금속을 전면에 증착하여 금속배선을 형성함으로써 금속배선의 형성공정을 단순화할 수 있다.-
Patent Agency Ranking
公开(公告)号：KR1019970011618B1
公开(公告)日：1997-07-12
申请号：KR1019930027216
申请日：1993-12-10
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: A forming method of gate metal having a short gate length using horizontal growing of low-temperature insulator is disclosed. The method comprises the steps of: forming a T-shaped photo-resist pattern(5, 6); forming a recess-etched portion(7) in a GaAs capping layer(4); depositing a low-temperature insulator(8) by ECR(electron cyclotron resonance); forming a side insulator(8a, 8b) by etching the low-temperature insulator(8) in direction of horizontal; and forming a T-shaped gate(9a), wherein the length of the T-shaped gate(9a) is shorter than that of the T-shaped photo-resist patterns(5, 6). Thereby, it is possible to improve the performance and reliability of devices.
Abstract translation: 公开了一种使用低温绝缘子的水平生长具有短栅极长度的栅极金属的形成方法。 该方法包括以下步骤：形成T形光致抗蚀剂图案（5,6）; 在GaAs覆盖层（4）中形成凹陷蚀刻部分（7）; 通过ECR（电子回旋共振）沉积低温绝缘体（8）; 通过在水平方向上蚀刻低温绝缘体（8）形成侧绝缘体（8a，8b）; 以及形成T形门（9a），其中T形门（9a）的长度比T形光致抗蚀剂图案（5,6）的长度短。 由此，能够提高设备的性能和可靠性。
-
公开(公告)号：KR1019970011617B1
公开(公告)日：1997-07-12
申请号：KR1019930027215
申请日：1993-12-10
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: Gate metal fabricating method using horizontal growth for ECR insulating film is disclosed. The gate metal fabricating method comprises the steps of (A) forming a T shape in a photoresists(5,6) by using a predetermined lithography after forms a second dimensional electronic gas layer(2) on a semi-insulating GaAs substrate and forms aluminium GaAs layer(3) for stopping etch and then coats and thermally processes a first and second photoresists(5,6) on the substrate which a GaAs layer(4) growed and is doped for reducing resistance thereof, (B) depositing low temperature insulating layer(7) on the substrate by using the ECR method, (C) forming the remained side wall insulating layer(7a,7b) by etching the low temperature insulating layer(7) horizontally, (D) forming the recess etching part(8) by etching the doped GaAs layer(4) by using the T shape of (C) process, (E) forming a gate metal(9) by depositing on the (D) process, and (F) making the length of the T shaped gate(9a) short as twice as the thickness of the low temperature gate insulating layer(7) by a lift-off method. Thus, it is possible to improve the function and reliability of the device.
Abstract translation: 公开了使用ECR绝缘膜的水平生长的栅极金属制造方法。 栅极金属制造方法包括以下步骤：（A）在半绝缘GaAs衬底上形成二维电子气体层（2）之后，通过使用预定的光刻在光致抗蚀剂（5,6）中形成T形，并形成铝 GaAs层（3），用于停止蚀刻，然后涂覆和热处理衬底上的第一和第二光致抗蚀剂（5,6），GaAs层（4）生长并掺杂以降低其电阻，（B）沉积低温绝缘 通过使用ECR法在基板上形成层（7），（C）通过水平蚀刻低温绝缘层（7）形成剩余侧壁绝缘层（7a，7b），（D）形成凹部蚀刻部 ）通过使用（C）工艺的T形蚀刻掺杂的GaAs层（4），（E）通过在（D）工艺上沉积形成栅极金属（9），和（F）使T的长度 （9a）通过剥离法短于低温栅极绝缘层（7）的厚度的两倍。 因此，可以提高装置的功能和可靠性。
-
公开(公告)号：KR100117352B1
公开(公告)日：1997-07-01
申请号：KR1019930027029
申请日：1993-12-09
Applicant: 한국전자통신연구원
IPC: H01L21/328
-
公开(公告)号：KR1019970030352A
公开(公告)日：1997-06-26
申请号：KR1019950042596
申请日：1995-11-21
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 T형 게이트 전극의 형성방법에 관한 것으로서, 반도체 기판 상의 소정 부분에 미세 게이트 금속을 형성하고, 반도체 기판 및 미세 게이트 금속상에 절연막과 평탄화막을 형성한 후 절연막이 노출되도록 평탄화막을 에치백하고, 절연막의 노출된 부분을 등방성으로 식각하여 평탄화막의 역경사를 이루는 측면을 노출시키고 저저항금속을 방향성을 갖도록 증착한다. 따라서, 광학적 기소그라피 공정으로 쉽게 T-형상의 게이트를 형성할 수 있으므로 생산성을 향상시킬 수 있으며, 미세 게이트 패턴 상에 중첩되는 저저항금속을 자기 정렬되게 형성할 수 있다.
-
公开(公告)号：KR1019970022534A
公开(公告)日：1997-05-30
申请号：KR1019950034133
申请日：1995-10-05
IPC: G03F7/00
Abstract: 본 발명은 포토레지스트 패턴 형성방법에 관한 것으로서, 반도체 기판에 도포된 포토레지스트층에 가속 전압이 임계치 보다 작은 전자 빔으로 짧은 기간 동안 소정 두께까지 예비 노광하고 딥 UV를 전면에 조사하여 상기 예비 노광된 부분을 완전히 노광시킨다.
따라서, 가속전압이 임계치 보다 작은 전자 빔에 의한 짧은 시간 동안의 예비 노광과 딥 UV에 의한 전면노광에 노광 시간을 감소하며 현상시 수직하는 포토레지스트 패턴을 얻을 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
228
records
(took 0.02 seconds)
