公开(公告)号：KR100119273B1

公开(公告)日：1997-09-30

申请号：KR1019930026317

申请日：1993-12-03

Applicant: 한국전자통신연구원

Inventor： 최상수 ,  전영진 ,  유형준

IPC: H01L21/027

Abstract: A fabrication method of X-ray mask is provided to reduce stress at the time of X-ray exposing using a guard ring. The method comprises the steps of: depositing an oxide layer(6) and a nitride layer(3) on a front and rear side of a silicon wafer(1), respectively; forming a guard ring(7) by etching the oxide layer(6) under CHF3/C2F6/He gas and the silicon wafer(1) under SF6 gas; depositing a silicon nitride(2) on the front side of the silicon wafer(1); defining an PMMA pattern(4) by E-bean exposure; and plating a gold metal(5) and lift-off the PMMA pattern(4). Thereby, it is possible to easily form a fine pattern without generating of stress by using the guard ring(7).

Abstract translation: 提供一种X射线掩模的制造方法，以减少使用保护环的X射线曝光时的应力。 该方法包括以下步骤：在硅晶片（1）的前表面和后侧分别淀积氧化物层（6）和氮化物层（3） 通过在SF6气体下在CHF 3 / C 2 F 6 / He气体和硅晶片（1）下蚀刻氧化物层（6）形成保护环（7） 在硅晶片（1）的正面上沉积氮化硅（2）; 通过E豆曝光定义PMMA图案（4）; 并镀金属金属（5）并剥离PMMA图案（4）。 由此，能够通过使用保护环（7）而容易地形成精细图案而不产生应力。

公开(公告)号：KR1019960026806A

公开(公告)日：1996-07-22

申请号：KR1019940033882

申请日：1994-12-13

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  최상수 ,  윤형섭 ,  박철순 ,  유형준 ,  박형무

IPC: H01L21/334

公开(公告)号：KR1019930022586A

公开(公告)日：1993-11-24

申请号：KR1019920006000

申请日：1992-04-10

Applicant: 한국전자통신연구원

Inventor： 박경완 ,  박경호 ,  이성재 ,  추혜용 ,  최상수

IPC: H01L29/73

Abstract: 본 발명은 Aharonov-Bohm 효과를 응용한 실리콘 양자간섭 트랜지스터(silicon quantum interference transistor)의 제조방법에 관한 것으로, 0.1㎛폭의 소자를 제조하는데 요구되는 다층 레지스트를 사용하는 대신 단층 레지스트와 SiO
2 박막 식각공정을 이용하여 보다 간단히 오버행(overhang)구조를 형성하고, 아신(AsH
3 )가스 분위기에서 고온으로 열처리하여 전기 전도도를 증가시키며, 게이트 금속 단자면을 전자의 한쪽 통로 위에 소자의 성장면과 평행하게 올려놓음으로써 게이트 밑을 통과하는 전자가 정전압을 받도록 하여 게이트 전압의 요동에 의해 효과를 줄이고 낮은 게이트 임계전압 및 높은 상호 콘덕턴스(transconductance)를 갖도록 하는 것이 특징이다.

公开(公告)号：KR1019910010043B1

公开(公告)日：1991-12-10

申请号：KR1019880009546

申请日：1988-07-28

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최상수

IPC: H01L21/205

CPC classification number: H01L21/0274 ,  G03F7/094 ,  G03F7/40 ,  H01L21/3105 ,  H01L21/31116 ,  Y10S148/051 ,  Y10S438/947

Abstract: The method for forming fine line width patterns on a semiconductor substrate comprises an upper photoresist film etching process, a SOG planarizing process and a positive pattern foroming process. The upper resist film etching process comprises coating a lower photoresist film (102) to dry-develop it, forming a negative patterns, coating a upper photoresist film (104) to dry- develop it and forming a phositive patterns. The SOG planarizing process comprises depositing an oxide film (105) to planarize it, forming a spacer (106). The intermediate oxide film (10) acts as msk when dry-developing of the lower resist film.

Abstract translation: 用于在半导体衬底上形成细线宽度图案的方法包括上光致抗蚀剂膜蚀刻工艺，SOG平坦化工艺和正图案烘烤工艺。 上抗蚀剂膜蚀刻工艺包括涂覆下光致抗蚀剂膜（102）以干燥显影，形成负图案，涂覆上光致抗蚀剂膜（104）以干燥显影并形成光泽图案。 SOG平坦化工艺包括沉积氧化膜（105）以使其平坦化，形成间隔物（106）。 当下层抗蚀剂膜干显影时，中间氧化膜（10）作为msk。

公开(公告)号：KR1019900002450A

公开(公告)日：1990-02-28

申请号：KR1019880009546

申请日：1988-07-28

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최상수

IPC: H01L21/205

Abstract: 내용 없음