公开(公告)号：FR3046290A1

公开(公告)日：2017-06-30

申请号：FR1563258

申请日：2015-12-23

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： POSSEME NICOLAS ,  GARCIA-BARROS MAXIME ,  MORAND YVES

IPC: H01L21/331

Abstract: La présente invention concerne un procédé de fabrication d'un transistor à partir d'un empilement comprenant au moins un motif de grille comprenant au moins un flanc, caractérisé en ce qu'il comprend : - Formation d'au moins un espaceur de grille sur l'au moins le flanc du motif de grille ; - Réduction, après une étape d'exposition de l'empilement à une température supérieure ou égale à 600°C, de la permittivité diélectrique de l'au moins un espaceur de grille, ladite étape de réduction comprenant au moins une implantation ionique (300) dans une partie au moins de l'épaisseur de l'au moins un espaceur de grille.

公开(公告)号：FR3023971B1

公开(公告)日：2016-08-05

申请号：FR1456929

申请日：2014-07-18

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS

IPC: H01L21/335

公开(公告)号：FR3030881A1

公开(公告)日：2016-06-24

申请号：FR1463111

申请日：2014-12-22

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： DEPRAT FABIEN ,  BATUDE PERRINE ,  MORAND YVES ,  NIEBOJEWSKI HEIMANU ,  POSSEME NICOLAS

IPC: H01L23/538

Abstract: Procédé de réalisation d'un circuit intégré, comprenant au moins les étapes suivantes : a) formation d'un premier élément (11) semi-conducteur ou conducteur, recouvert d'une première couche isolante (13) sur laquelle est disposé un deuxième élément (21) semi-conducteur ou conducteur, recouvert d'une deuxième couche isolante (23) ; b) formation d'une ouverture traversant au moins la deuxième couche isolante, exposant une portion du deuxième élément et débouchant au moins en partie sur le deuxième élément ou à côté du deuxième élément ; c) formation d'un espaceur (22) localisé au niveau du deuxième élément et comportant au moins un matériau diélectrique disposé au moins entre le deuxième élément et l'ouverture ; d) prolongement de l'ouverture à travers la première couche isolante jusqu'à atteindre le premier élément ; et e) remplissage de l'ouverture par au moins un matériau conducteur (37), de façon à former un contact.

公开(公告)号：FR3030876A1

公开(公告)日：2016-06-24

申请号：FR1463153

申请日：2014-12-22

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS ,  LANDIS STEPHAN

IPC: H01L21/265 ,  G02B3/02 ,  H01L21/302

Abstract: L'invention concerne notamment un procédé de réalisation de motifs dans une couche à graver (410), à partir d'un empilement comprenant au moins la couche à graver (410) et une couche de masquage (420) surmontant la couche à graver (410), la couche de masquage (420) présentant au moins un motif (421), le procédé comprenant au moins: a) une étape de modification d'au moins une zone (411) de la couche à graver (410) par implantation d'ions (430) au droit de l'au moins un motif (421); b) au moins une séquence d'étapes comprenant : b1) une étape d'élargissement (440) de l'au moins un motif (421) selon un plan dans lequel s'étend principalement la couche à graver (410) ; b2) une étape de modification d'au moins une zone (411', 411") de la couche à graver (410) par implantation d'ions (430) au droit de l'au moins un motif (421) élargi, l'implantation étant effectuée sur une profondeur inférieure à la profondeur d'implantation de l'étape précédente de modification ; c) une étape de retrait (461, 462) des zones modifiées (411, 411', 411"), le retrait comprenant une étape de gravure des zones modifiées (411, 411', 411") sélectivement aux zones non modifiées (412) de la couche à graver (410).

公开(公告)号：FR3025939A1

公开(公告)日：2016-03-18

申请号：FR1458758

申请日：2014-09-17

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS ,  ARVET CHRISTIAN ,  BARNOLA SEBASTIEN

IPC: H01L21/306 ,  H01L21/335 ,  H01L29/739

Abstract: La présente invention concerne un procédé de gravure d'une couche diélectrique (240) située en surface d'une structure tridimensionnelle formée sur une face d'un substrat orientée suivant un plan de substrat, qui comprend une étape d'implantation d'ions de sorte à créer une couche superficielle dans la couche diélectrique (240), de manière directionnelle. Cette couche superficielle n'est ainsi pas formée partout. Ensuite, la couche en question est enlevée sauf au niveau des zones prédéfinies, telles des flancs de grille de transistor. On procède à une gravure sélective de la couche diélectrique (240) vis-à-vis du matériau de la partie résiduelle de la couche superficielle et vis-à-vis du matériau de la face du substrat. Application à la fabrication d'espaceurs de grille de transistors FinFET

公开(公告)号：FR2985089B1

公开(公告)日：2015-12-04

申请号：FR1162481

申请日：2011-12-27

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS ,  GRENOUILLET LAURENT ,  LE TIEC YANNICK ,  VINET MAUD

IPC: H01L29/772 ,  H01L21/335

公开(公告)号：FR3134910A1

公开(公告)日：2023-10-27

申请号：FR2203899

申请日：2022-04-26

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： LE ROYER CYRILLE ,  NEMOUCHI FABRICE ,  POSSEME NICOLAS ,  KERDILES SÉBASTIEN ,  LEFLOCH FRANÇOIS

IPC: G06N10/40

Abstract: Procédé de réalisation d’un dispositif (100) à qubit(s) supraconducteur(s) incluant au moins un JoFET formé par les étapes de : -réalisation, sur une couche de semi-conducteur (104), d’une portion diélectrique de protection (110) disposée sur une première région (112) de la couche de semi-conducteur ; - implantation de dopants dans des deuxièmes régions (114) adjacentes à la première région ; - dépôt d’une couche diélectrique de protection (116) recouvrant la portion diélectrique de protection et les deuxièmes régions ; - exposition de la couche diélectrique de protection à une impulsion laser ; et dans lequel les matériaux et les épaisseurs de la portion diélectrique de protection et de la couche diélectrique de protection sont choisis de manière à empêcher l’impulsion laser d’atteindre la première région, et de fondre le semi-conducteur des deuxièmes régions qui forme, après un refroidissement, un matériau semi-conducteur recristallisé possédant des propriétés de matériau supraconducteur. Figure pour l’abrégé : figure 10.

公开(公告)号：FR3112895B1

公开(公告)日：2022-12-16

申请号：FR2007720

申请日：2020-07-22

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS ,  LANDIS STEFAN ,  TEYSSEDRE HUBERT

IPC: H01L21/70 ,  H01L21/311 ,  H01L21/762 ,  H01L21/768 ,  H01L23/52

Abstract: Titre : Procédé de réalisation d’une zone d’individualisation d’un circuit intégré L’invention porte sur un procédé de réalisation d’une zone d’individualisation d’une puce microélectronique comprenant un premier (10A) et un deuxième (20A) niveaux de pistes électriques (10, 20), et un niveau (30A) d’interconnexions comportant des vias (30), le procédé comprenant les étapes suivantes : fournir au moins une couche diélectrique (200, 201, 202) présentant une épaisseur hd,former sur l’au moins une couche diélectrique (200, 201, 202) une couche (300) de masque métallique présentant une épaisseur hm et une contrainte résiduelle σr,graver la couche (300) de sorte à former des motifs de lignes (310) de largeur l, graver l’au moins une couche diélectrique (200, 201, 202) entre les motifs de lignes (310), de façon à former des tranchées (210) séparées par des murs (211),remplir les tranchées (210) avec un matériau électriquement conducteur de sorte à former les pistes électriques (10, 10KO) du premier niveau (10A), former les vias (30, 30OK, 30KO1, 30KO2) du niveau d’interconnexions (30A),former le deuxième niveau (20A) de pistes électriques (20, 20OK), le procédé étant caractérisé en ce que les épaisseurs hd et hm, la contrainte résiduelle σr, et la largeur l sont choisies de sorte à ce que les motifs de lignes (310) et les murs (211) sous-jacents présentent après gravure de l’au moins une couche diélectrique (200, 201, 202) des oscillations aléatoires. Figure pour l’abrégé : Fig.9

公开(公告)号：FR3116946B1

公开(公告)日：2022-11-11

申请号：FR2012305

申请日：2020-11-27

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS ,  HUTIN LOUIS ,  LE ROYER CYRILLE ,  LEFLOCH FRANÇOIS ,  NEMOUCHI FABRICE ,  VINET MAUD

IPC: H01L29/72 ,  B82Y20/00 ,  G02F1/01 ,  H01L21/02 ,  H01L29/02

Abstract: Titre : Procédé de réalisation d’un dispositif quantique L’invention concerne un procédé de réalisation d’un dispositif quantique comprenant les étapes suivantes : - Fournir (100) un substrat (1) présentant une face avant (101) et portant au moins un motif de transistor (2) sur sa face avant (101), Ledit motif de transistor (2) comprenant, en empilement : un diélectrique de grille (21) sur la face avant (101) du substrat (1), une grille (22a) sur le diélectrique de grille (21), ladite grille (22a) présentant un sommet et des flancs (221), - Former (110) une couche de protection (111, 112) au niveau de la face avant (101) du substrat (1), ladite couche de protection (111, 112) étant configurée pour empêcher une diffusion d’au moins une espèce métallique dans le substrat (1), - Former (120) une couche métallique (50) à base d’au moins une espèce métallique au moins sur les flancs (221) de la grille (22a), ladite au moins une espèce métallique comprenant au moins un élément supraconducteur, - Former (130) une région (22b) supraconductrice dans la grille (22a), par diffusion latérale de l’au moins un élément supraconducteur à partir des flancs (221) de ladite grille (22a). Figure pour l’abrégé : Fig. 4J

公开(公告)号：FR3122525A1

公开(公告)日：2022-11-04

申请号：FR2104449

申请日：2021-04-28

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS ,  BACQUIE VALENTIN

IPC: H01L21/335 ,  H01L21/8238

Abstract: Procédé de formation des espaceurs d'une grille d'un transistor. L’invention porte sur un procédé de formation des espaceurs d’une grille d’un transistor comprenant : Une fourniture d’une couche active (13) surmontée par une grille (20), une formation d’une couche diélectrique (3) recouvrant la grille et la couche active, ladite couche diélectrique présentant des portions latérales (30l), et des portions basales recouvrant la couche active, une modification anisotrope des portions basales par implantation d’ions à base d’hydrogène selon une direction (Z) parallèle aux flancs latéraux de la grille (22), formant des portions basales modifiées (31b),un recuit désorbant l’hydrogène de la couche active (13) et transformant les portions basales modifiées (31b) en deuxièmes portions basales modifiées (32b).un retrait des portions basales modifiées (32b) par gravure sélective du matériau diélectrique modifié vis-à-vis du matériau diélectrique non modifié et vis-à-vis du matériau semi-conducteur, de façon à former les espaceurs (E) sur les flancs latéraux de la grille. Figure pour l’abrégé : Fig.3C