公开(公告)号：KR1020110088194A

公开(公告)日：2011-08-03

申请号：KR1020100007983

申请日：2010-01-28

Applicant: 삼성전자주식회사

Inventor： 박창민 ,  박주온 ,  여정호

IPC: H01L21/027

CPC classification number: G03F1/38 ,  G03F1/22 ,  G03F1/24 ,  G03F9/7003 ,  G03F9/7073

Abstract: PURPOSE: A blank photo-mask and reflective photo-mask with a standards position alignment mark and a manufacturing method thereof are provided to improve the productivity by reducing failure rate and to select an optimal layout and a manufacturing method by comparing and creating exact coordinate information. CONSTITUTION: A substrate(110) comprises standards position alignment marks(170) on the one and more sides. A reflecting layer(120) is formed in the top of the substrate. A capping layer(130) is formed on the reflecting layer. A buffer layer(140) is formed on the capping layer. An anti-reflective coating layer(150) is formed on the buffer layer. An electron-beam resist(160) is formed on the anti-reflective coating layer.

Abstract translation: 目的：提供具有标准位置对准标记的空白光掩模和反射光掩模及其制造方法，以通过降低故障率来提高生产率，并通过比较和创建精确坐标信息来选择最佳布局和制造方法 。 构成：衬底（110）包括在一侧和多侧上的标准位置对准标记（170）。 在基板的顶部形成有反射层（120）。 在反射层上形成覆盖层（130）。 在覆盖层上形成缓冲层（140）。 在缓冲层上形成抗反射涂层（150）。 在抗反射涂层上形成电子束抗蚀剂（160）。

公开(公告)号：KR1020100069503A

公开(公告)日：2010-06-24

申请号：KR1020080128196

申请日：2008-12-16

Applicant: 삼성전자주식회사

Inventor： 허진석 ,  박진홍 ,  이대엽 ,  여정호

IPC: H01L21/66 ,  H01L21/027

CPC classification number: G03B27/42 ,  G03F1/82 ,  H01L22/12

Abstract: PURPOSE: A reticle error detecting method is provided to directly detect a reticle error in a wafer level using only a 0 pear light among the diffraction light of a laser light. CONSTITUTION: A reticle(9) is installed on an exposure. A light is irradiated on the reticle using a light source(1) of the exposure. An error of the reticle is detected with only a zeroth diffraction light among a diffraction light passing through the reticle. The zeroth diffraction light is obtained by selecting a lighting system(5) on a pattern of the reticle. The reticle error is detected by measuring an image or the thickness variance of a photoresist film(13).

Abstract translation: 目的：提供一种标线错误检测方法，用于在激光的衍射光中仅使用0个梨光直接检测晶片级的标线误差。 规定：掩模版（9）安装在曝光中。 使用曝光的光源（1）将光照射在掩模版上。 在通过掩模版的衍射光中仅用零级衍射光检测掩模版的误差。 通过在掩模版的图案上选择照明系统（5）来获得零级衍射光。 通过测量光致抗蚀剂膜（13）的图像或厚度变化来检测掩模版错误。

公开(公告)号：KR1020100016747A

公开(公告)日：2010-02-16

申请号：KR1020080076354

申请日：2008-08-05

Applicant: 삼성전자주식회사

Inventor： 허진석 ,  오석환 ,  여정호

IPC: H01L21/027

CPC classification number: G03F7/70641 ,  G03F1/38

Abstract: PURPOSE: A method for measuring focus variation of a photolithography device is provided to measure the focus variation using a pattern with low focus depth. CONSTITUTION: A mask pattern with the lowest focus depth is selected among a plurality of mask patterns(ST100). All spot regions are exposed on a wafer using the selected mask pattern(ST102). The focus variation of the photolithography device is measured using the information obtained from the exposed shot regions(ST112).

Abstract translation: 目的：提供一种用于测量光刻设备的聚焦变化的方法，以使用具有低聚焦深度的图案来测量聚焦变化。 构成：在多个掩模图案中选择具有最低聚焦深度的掩模图案（ST100）。 使用所选择的掩模图案将所有斑点区域暴露在晶片上（ST102）。 使用从曝光的拍摄区域获得的信息来测量光刻设备的聚焦变化（ST112）。

公开(公告)号：KR1019980003888A

公开(公告)日：1998-03-30

申请号：KR1019960023917

申请日：1996-06-26

Applicant: 삼성전자주식회사

Inventor： 여기성 ,  여정호

IPC: G03F9/00

公开(公告)号：KR1019970077196A

公开(公告)日：1997-12-12

申请号：KR1019960015575

申请日：1996-05-11

Applicant: 삼성전자주식회사

Inventor： 여정호

IPC: H01L21/28

Abstract: 실리콘질화막을 반사방지막으로 이용하는 반도체 장치의 금속 배선 형성방법에 곤하여 개시한다. 본 발명은 반도체 기판 상에 실리콘화막을 형성하는 단계와, 상기 실리콘산화막 상에 제1금속막을 형성하는 단계와, 상기 제1금속막상에 실리콘질화막(SiN)으로 반사방지막을 형성하는 단계와, 상기 반사방지막 상에 제1포토레지스트 패턴을 형성하는 단계와, 상기 제1포토지시스트 패턴을 마스크로 상기 반사방지막 및 제1금속막을 식각하여 홀을 갖는 제1반사방지막 패턴 및 제1금속막 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 제거하는 단계와, 상기 기판의 전면에 상기 홀을 매립하도록 실리콘질화막으로 보호막을 형성하는 단계와, 상기 보호막 상에 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴을 마스크로 상기 보호막 및 제1반사방지막 패턴을 순차적으로 식각하여 보호막 패턴 및 제2반사방지막 패턴을 형성 는 단계와, 상기 제2포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성방법을 제공한다. 본 발명은 반사방지막을 실리콘질화막으로 형성하고, 와이어 본딩을 위한 반사방지막의 식각을 보호막의 식각시 순차적으로 식각하여 공정을 단순하게 할 수 있다.

公开(公告)号：KR1019970072140A

公开(公告)日：1997-11-07

申请号：KR1019960012563

申请日：1996-04-24

Applicant: 삼성전자주식회사

Inventor： 여정호

IPC: H01L21/304

Abstract: 반도체 장치의 패턴 형성방법에 대해 기재되어 있다. 이는, 반도체기판 상에 패턴화층을 형성하는 단계, 패턴화층 상에 플라즈마 인헨스 방식으로 증착된 실리콘 나이트라이드층(PE-SiN층)을 형성하는 단계, 실리콘 나이트라이드층 상에 감광막 패턴을 형성하는 단계 및 감광막 패턴을 식각마스크로하여 상기 실리콘 나이트라이트층 및 패턴화층을 식각하는 단계를 포함하는 것을 특징으로 한다. 따라서, 반사방지막 형성/식각공정을 생략할 수 있으므로 전체적인 공정 수를 줄일 수 있다.

公开(公告)号：KR1019970023633A

公开(公告)日：1997-05-30

申请号：KR1019950035620

申请日：1995-10-16

Applicant: 삼성전자주식회사

Inventor： 이기성 ,  여정호 ,  이창환 ,  남정림

IPC: H01L21/027

Abstract: 콘택홀 제조공정중에서 수지 성분을 가지는 네가티브 포토 레지스트를 사용하여 베이크를 실시하면, 수지의 결합에 의해 비노광부위 보다 고분자화되어 열적 안정성이 비노광 부위보다 온도 마진이 있음을 이용하여 열적 안정성이 높은 콘택 홀을 형성할 수 있으므로 보다 높은 온도에서도 플로우 되지 않으며, 강화된 상태에서 후속 공정에서 식각 마스크로서의 역활과 저온 화학 기상 증착에서의 기존의 무기막질을 대신하여 폴리머 스페어서를 형성함으로써 공정 단순화에 사용될 수 있다.

公开(公告)号：KR1019970016837A

公开(公告)日：1997-04-28

申请号：KR1019950030300

申请日：1995-09-16

Applicant: 삼성전자주식회사

Inventor： 여정호 ,  김용원

IPC: G03F9/00

Abstract: 본 발명은 반도체장치의 제조에 사용되는 노광장치에 적용될 수 있는 얼라인먼트의 개선방법에 관한 것으로서, 반도체기판(1)상에 하부층(2)을 형성하는 단계와, 상기 하부층(2)을 덮으면서 상기 반도체기판(1)상에 비정질실리콘막(3)을 형성하는 단계와; 열처리를 실행하여 상기 비정질실리콘막(3)을 결정화하는 단계를 포함하여서, 상기 결정화된 비정질실리콘막으로부터 인텐시티가 향상된 얼라인먼트신호가 발생된다. 본 발명의 방법에 의하면, 상기 비정질실리콘막(3)을 열처리에 의해서 다결정화시키기 때문에 S/N비가 높아져서 강한 웨이퍼 신호, 즉 얼라인먼트신호를 얻을 수 있는 것이다. 따라서, 상기의 방법을 적용하는 노광계에서는 우수한 얼라인먼트의 정밀도를 유지할 수 있게 된다.

公开(公告)号：KR1019970007486A

公开(公告)日：1997-02-21

申请号：KR1019950020817

申请日：1995-07-14

Applicant: 삼성전자주식회사

Inventor： 오석환 ,  남정임 ,  여정호 ,  여기성

IPC: G03F7/00

Abstract: 신규한 반도체 메모리 소자의 미세패턴 형성방법에 관한 것으로, 특히 차세대 고집적 반도체 소자 개발에 이용될 수 있는 0.1㎛ 이하의 미세패턴 형성방법이 개시되어 있다.
미세패턴의 형성방법으로 높은 두께, 소정 길이 및 미세한 선폭을 갖는 패턴을 형성하는 경우, 패턴의 쓰러짐을 방지하기 위하여 패턴의 소정 부위에 상기 패턴의 선폭보다 큰 지지수단(TAP)를 부착한 것을 특징으로 하는 미세 패턴 형성방법이다.
본 발명에 의하면 근본으로 패턴의 쓰러짐을 방지할 수 있고, 이와 병행하게 디바이스에 적용되는 포커스마진(FOCUS MARGIN)도 향상이 가능할 뿐만 아니라, 더 나아가 초고집적 반도체 소자의 신뢰성도 증가시키는데에 도모할 것이다.