公开(公告)号：KR100848102B1

公开(公告)日：2008-07-24

申请号：KR1020020028414

申请日：2002-05-22

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  박홍식 ,  조범석

IPC: G02F1/136

Abstract: 본 발명은 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것으로 박막 트랜지스터 기판은 절연 기판과, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선과, 기판 위에 형성되어 있는 게이트 절연층과, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층과, 게이트 절연층 위에 있으며, 게이트선과 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 반도체층의 일부분과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되어 있으며 반도체층의 다른 일부분과 연결되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선과, 데이터 배선 위에 형성되어 있으며 접촉구를 가지는 보호층과, 보호층 위에 형성되어 있으며, 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선과 데이터 배선중 적어도 하나는 텅스텐층을 포함한다.
박막트랜지스터기판, 텅스텐, 배선

公开(公告)号：KR100847985B1

公开(公告)日：2008-07-22

申请号：KR1020070062182

申请日：2007-06-25

Applicant: 삼성전자주식회사

Inventor： 송기용 ,  조성헌 ,  문준혁 ,  정창오 ,  닝홍롱

IPC: G02F1/136

CPC classification number: H01L27/1288 ,  G02F1/136286 ,  G02F2001/136295 ,  G02F2202/42 ,  H01L27/1214 ,  H01L27/1218 ,  H01L27/124 ,  H05K3/002 ,  H05K3/0041 ,  H05K3/048 ,  H05K3/107 ,  H05K3/184 ,  H05K3/388 ,  H05K2201/0166 ,  H05K2203/0565

Abstract: A metal line forming method is provided to simplify the processes by means of a wet plating technique instead of a vacuum layer forming apparatus and to reduce the manufacturing cost. A dielectric layer(31) is deposited on the upper portion of a substrate(30). A potential mask pattern made of a metal line is formed on the upper portion of the dielectric layer. The dielectric layer exposed by the potential mask pattern is etched. Thereafter, the substrate is activated so that a sheet layer(32) is formed on the surface thereof. The potential mask pattern and the upper portion thereof are removed by a lift off manner. A metal layer(33) is formed on the upper portion of a seed layer formed as a pattern. The substrate is made of materials selected from a group consisting of silicon wafer, glass, indium stone oxide, mica, black lead, molybdenum sulfide, copper, zinc, aluminum, stainless, magnesium, iron, nickel, gold, silver, polyimide, polyester, polycarbonate, acryl resin of plastic substrate.

Abstract translation: 提供金属线形成方法，以通过湿式电镀技术代替真空层形成装置简化工艺，并降低制造成本。 介电层（31）沉积在衬底（30）的上部。 在电介质层的上部形成由金属线构成的电位掩模图形。 蚀刻由电位掩模图案曝光的电介质层。 此后，基板被激活，使得在其表面上形成片层（32）。 通过剥离方式去除电位掩模图案及其上部。 金属层（33）形成在形成为图案的种子层的上部。 基板由选自硅晶片，玻璃，氧化铟锡，云母，黑铅，硫化钼，铜，锌，铝，不锈钢，镁，铁，镍，金，银，聚酰亚胺，聚酯等的材料制成 ，聚碳酸酯，丙烯酸树脂的塑料基材。

公开(公告)号：KR1020080047179A

公开(公告)日：2008-05-28

申请号：KR1020060117204

申请日：2006-11-24

Applicant: 삼성전자주식회사

Inventor： 이제훈 ,  김도현 ,  정창오 ,  이은국

IPC: H01L29/786

CPC classification number: G02F1/136286 ,  H01L27/124 ,  H01L29/458 ,  H01L29/4908

Abstract: A TFT substrate is provided to avoid pattern delamination of an upper interconnection by forming upper and lower interconnections for capping a layer made of an extremely low resistance material like copper. A gate interconnection is formed on an insulation substrate(10), including a gate line and a gate electrode(26). An active layer pattern and a resistive contact layer pattern are formed on the gate electrode. A data interconnection includes a data line crossing the gate line and source and drain electrodes(65,66) formed on the resistive contact layer pattern wherein the source and drain electrodes are separated from each other. The gate interconnection and/or the data interconnection are/is composed of a lower interconnection, an intermediate interconnection and an upper interconnection. The lower interconnection is made of an alloy of molybdenum and at least one element selected from a group of niobium, zirconium, tantalum, manganese and vanadium. The intermediate interconnection is disposed on the lower interconnection, made of copper. The upper interconnection contains a nitrogen element and/or an oxygen element in an alloy of molybdenum and at least one element selected from a group of niobium, zirconium, tantalum, manganese and vanadium. The lower interconnection can include a nitrogen element and/or an oxygen element wherein the content of the oxygen element and the oxygen element in the lower interconnection is less than that of the upper interconnection.

Abstract translation: 提供TFT基板，以通过形成用于封盖由诸如铜的极低电阻材料制成的层的上下互连来避免上互连的图案分层。 在包括栅极线和栅电极（26）的绝缘基板（10）上形成栅极互连。 在栅电极上形成有源层图案和电阻接触层图案。 数据互连包括跨越栅极线的数据线以及形成在电阻接触层图案上的源极和漏极（65,66），其中源电极和漏电极彼此分离。 门互连和/或数据互连由下互连，中间互连和上互连构成。 较低的互连由钼和选自铌，锆，钽，锰和钒中的至少一种元素的合金制成。 中间互连设置在由铜制成的下互连件上。 上部互连在钼和选自铌，锆，钽，锰和钒中的至少一种元素的合金中含有氮元素和/或氧元素。 下部互连可以包括氮元素和/或氧元素，其中下部互连中的氧元素和氧元素的含量小于上部互连的含量。

公开(公告)号：KR1020080037347A

公开(公告)日：2008-04-30

申请号：KR1020060104307

申请日：2006-10-26

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  김상갑

IPC: G02F1/136

CPC classification number: G02F1/136227 ,  G02F1/1368 ,  H01L29/78618

Abstract: A method of manufacturing a display device is provided to shorten a manufacture time of display device by reducing the stacked number of metal layers constituting a second metal pattern and reduce a manufacture cost. A method of manufacturing a display device includes the steps of forming a gate insulation layer on a substrate(110) on which a first metal pattern having a gate wiring and a gate electrode(120) of a thin film transistor is formed; stacking a first metal layer having molybdenum and a second metal layer having aluminum on the gate insulation layer; forming a second metal pattern by simultaneously patterning the first and second metal layers; forming a passivation layer having a formation of contact hole exposing a portion of drain electrode; and selectively dry-etching the second metal layer of the drain electrode exposed to the contact hole and forming a pixel electrode contacted with the drain electrode from which the second metal layer is removed.

Abstract translation: 提供一种制造显示装置的方法，通过减少构成第二金属图案的金属层的堆叠数量来缩短显示装置的制造时间，并降低制造成本。 一种制造显示装置的方法包括以下步骤：在其上形成有具有栅极布线的第一金属图案和形成薄膜晶体管的栅电极（120）的基板（110）上形成栅极绝缘层; 在栅绝缘层上堆叠具有钼的第一金属层和具有铝的第二金属层; 通过同时构图第一和第二金属层来形成第二金属图案; 形成钝化层，所述钝化层形成暴露一部分漏电极的接触孔; 并且选择性地干蚀刻暴露于接触孔的漏电极的第二金属层，并形成与去除第二金属层的漏电极接触的像素电极。

公开(公告)号：KR100825102B1

公开(公告)日：2008-04-25

申请号：KR1020020000907

申请日：2002-01-08

Applicant: 삼성전자주식회사

Inventor： 이재갑 ,  강봉주 ,  조범석 ,  정창오

IPC: H01L29/786

CPC classification number: H01L27/12 ,  H01L27/124 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66765

Abstract: 절연 기판 위에 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 게이트 절연막 위에 반도체 패턴이 형성되어 있다. 반도체 패턴과 게이트 절연막 위에는 소스 전극 및 드레인 전극과 데이터선을 포함하는 데이터 배선이 형성되어 있고, 데이터 배선 위에는 보호막이 형성되어 있다. 보호막 위에는 접촉 구멍을 통하여 드레인 전극과 연결되는 있는 화소 전극이 형성되어 있다. 이 때, 게이트 배선 및 데이터 배선은 Ag에 Zn, In, Sn 및 Cr 중의 어느 하나 이상의 물질이 혼합되어 이루어진 Ag 합금으로 이루어져 있다.
박막트랜지스터기판, 저항, 접착성, Ag, 내화학성

公开(公告)号：KR100803109B1

公开(公告)日：2008-02-13

申请号：KR1020010033584

申请日：2001-06-14

Applicant: 삼성전자주식회사

Inventor： 김상갑 ,  홍문표 ,  정창오 ,  장용규

IPC: G02F1/136

Abstract: 반사 투과형 액정표시장치 및 이의 제조 방법이 개시되어 있다. 광량이 풍부한 곳에서는 외부 광을 반사시켜 액정으로 공급하고, 광량이 부족한 곳에서는 자체 생산한 광을 액정으로 공급하기 위하여 광의 반사/투과가 모두 가능한 반사/투과 전극이 사용된다. 디스플레이 휘도를 보다 향상시킬 수 있으며, 광량이 풍부한 곳에서는 외부 광을 이용함으로 작은 소비전력으로 디스플레이를 수행하며 광량이 부족한 곳에서는 자체 생산된 광을 이용하여 디스플레이가 가능하다.
반사 투과형 액정표시장치, 반사/투과 전극

公开(公告)号：KR100777706B1

公开(公告)日：2007-11-21

申请号：KR1020010057180

申请日：2001-09-17

Applicant: 삼성전자주식회사

Inventor： 조범석 ,  정창오

IPC: G02F1/136

Abstract: 먼저, 질소를 주입하면서 은 또는 은 합금의 타겟을 스퍼터링하고 질화 은 또는 질화 은 합금의 제1 박막을 기판의 상부에 적층하고 다시 은 또는 은 합금을 스퍼터링하여 제2 도전막을 적층하고, 제1 및 제2 박막을 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 질화 규소를 적층하여 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 게이트 배선과 동일하게 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 질화 규소 또는 유기 물질을 적층하여 보호막을 형성하고 건식 식각으로 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한다. 이어 IZO 또는 ITO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
질소, 은, 접착력, 비저항,

公开(公告)号：KR100720082B1

公开(公告)日：2007-11-12

申请号：KR1019980008466

申请日：1998-03-13

Applicant: 삼성전자주식회사

Inventor： 정창오

IPC: G02F1/13

Abstract: 투명한 유리 기판 위에 금속 박막을 단일막 또는 이중막으로 증착한 후, 그 위에 감광막을 도포한다. 다음, 더미(du㎜y) 패턴이 인쇄된 마스크를 이용하여 감광막을 노광, 현상하여 활성 영역의 패턴과 활성 영역 외의 영역에서 활성 영역을 둘러싸는 더미 패턴을 형성한다. 이 때, 활성 영역과 더미 패턴간의 간격은 10㎛ 이상으로 형성하고, 더미 패턴의 폭은 5㎜ 이상으로 형성한다. 다음, 식각액을 사용하여 금속 박막을 식각한다.
이와 같이, 활성 영역 외의 영역에서 활성 영역을 둘러싸는 더미 패턴을 형성하여 패턴 검사시 테두리 얼룩으로 나타나는 패턴 가장자리의 불균일한 선폭이 더미 패턴에 형성되게 하고, 기판을 각 패널별로 절단할 때 더미 패턴 부분이 제거되게 함으로써, 액정 표시 장치의 화면의 열화를 방지할 수 있다.

公开(公告)号：KR100750922B1

公开(公告)日：2007-08-22

申请号：KR1020010019874

申请日：2001-04-13

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  강봉주 ,  이재갑 ,  조범석

IPC: H01L29/786

CPC classification number: G02F1/13458 ,  G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  H01L23/53242 ,  H01L27/12 ,  H01L27/124 ,  H01L27/1288 ,  H01L29/4908 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 먼저, 유리 기판을 산소 플라스마 처리한 다음, 기판의 상부에 은 또는 은 합금의 도전 물질을 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 질화 규소를 적층하여 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 반도체층 또는 저항성 접촉층의 규소층을 HF 처리하고 규소층의 상부에 은 합금의 도전 물질을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 질화 규소 또는 유기 물질을 적층하여 보호막을 형성하고 건식 식각으로 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한다. 이어 IZO 또는 ITO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
은, 접착력, 비저항, 산소, 플라스마, HF

Abstract translation: 在用于制造薄膜晶体管阵列基板的方法中，玻璃基板经历氧等离子体处理。 将银或银合金基导电层沉积到衬底上，并将其图案化，从而形成沿水平方向行进的栅极线组件。 栅极线组件包括栅极线，栅极电极和栅极焊盘。 之后，在基板上沉积基于氮化硅的栅极绝缘层，并且在栅极绝缘层上依次形成半导体层和欧姆接触层。 对半导体层和欧姆接触层进行HF处理。 将基于银合金的导电层沉积到衬底上，并将其图案化，从而形成数据线组件。 数据线组件包括跨过栅极线，源电极，漏电极和数据焊盘的数据线。 将基于氮化硅或有机材料的保护层沉积到衬底上，并且通过干法蚀刻来图案化，使得保护层分别具有暴露漏极电极，栅极焊盘和数据焊盘的接触孔。 将氧化铟锌或氧化铟锡基层沉积到衬底上，并将其图案化，从而形成像素电极以及辅助栅极和数据焊盘。 像素电极电连接到漏电极，并且辅助栅极和数据焊盘连接到栅极和数据焊盘。

公开(公告)号：KR100750914B1

公开(公告)日：2007-08-22

申请号：KR1020000043506

申请日：2000-07-27

Applicant: 삼성전자주식회사

Inventor： 정창오

IPC: G02F1/1343

Abstract: 먼저, 알루미늄 계열의 도전 물질을 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막, 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 알루미늄 계열의 도전 물질을 포함하는 금속을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드 표면의 반응층을 각각 드러내는 접촉 구멍을 형성한다. 이어 비정질 ITO 및 IZO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
비정질ITO, IZO, 크롬식각액, 알루미늄식각액