동축 관통 실리콘 비아 구조체 및 그 제조방법
    71.
    发明授权
    동축 관통 실리콘 비아 구조체 및 그 제조방법 有权
    通过结构和制造方法通过硅同轴

    公开(公告)号:KR101582612B1

    公开(公告)日:2016-01-05

    申请号:KR1020140052324

    申请日:2014-04-30

    Abstract: 본발명은동축관통실리콘비아구조체에관한것이다. 본발명은중심폴(pole)의측벽을둘러싸는캐버티(cavity)가형성되어있는기판, 상기중심폴의측벽과상면에형성되어있는내부도전체, 상기캐버티의측벽과상기캐버티의측벽상부에서외곽으로연장되는기판의일부에형성된외부도전체및 상기내부도전체와상기외부도전체를전기적으로절연시키도록상기캐버티를포함하는영역에형성된충전절연층을포함하여구성된다. 본발명에따르면, 고단차비를갖는실리콘구조를 TSV 코어메탈(core metal)의일부분으로사용함으로써, 고단차비도금공정의어려움을해결하고, 도금시간을단축시켜쉽고빠르게동축관통실리콘비아구조체를제조할수있다.

    연성 실리콘 인터포저 및 이의 제작방법
    72.
    发明公开
    연성 실리콘 인터포저 및 이의 제작방법 有权
    柔性硅介质及其制造方法

    公开(公告)号:KR1020140101977A

    公开(公告)日:2014-08-21

    申请号:KR1020130015266

    申请日:2013-02-13

    Abstract: The present invention relates to a flexible silicon interposer and a method for manufacturing the same and, more specifically, to a silicon wafer based integrated passive device having a bent portion which resolves a limitation of a conventional second-dimensional packaging by providing the bent portion on the silicon wafer; is able to form a portion to be bent during a process of forming a silicon-through-via, at the same time, by using a conventional deep reactive ion etching (DRIE) process; is able to easily provide the bent portion since the silicon interposer, which forms an insulating layer by a conventional spin-coating, uses a polymer laminate process; and is able to provide the flexible silicon interposer capable of being three-dimensionally bent or folded.

    Abstract translation: 本发明涉及一种柔性硅插入件及其制造方法,更具体地说,涉及一种具有弯曲部分的硅晶片的集成无源器件,该弯曲部分通过将弯曲部分设置在其上来解决常规二维封装的限制 硅晶片; 能够在形成硅通孔的过程中同时通过使用常规的深反应离子蚀刻(DRIE)工艺来形成待弯曲的部分; 能够容易地提供弯曲部分,因为通过常规旋涂形成绝缘层的硅插入件使用聚合物层压工艺; 并且能够提供能够被三维弯曲或折叠的柔性硅插入件。

    인터포저가 필요없는 몰딩 패키지 제조 방법
    73.
    发明授权
    인터포저가 필요없는 몰딩 패키지 제조 방법 有权
    成型包装无插入器

    公开(公告)号:KR101376765B1

    公开(公告)日:2014-03-21

    申请号:KR1020110146070

    申请日:2011-12-29

    Abstract: 본발명은인터포저나이와등가의기판을사용함이없이능동소자 IC나수동소자를몰딩하여패키지함으로써몰딩패키지의가격을낮추고사이즈를작게함은물론이고전기적인연결이확실하게이루어질수 있도록한 인터포저가필요없는몰딩패키지제조방법에관한것이다. 본발명의인터포저가필요없는몰딩패키지제조방법은금속박판위에능동소자나수동소자의단자가연결될부위를마스킹한상태에서솔더레지스트를도포하여접속단자를형성하는 (a) 단계; 상기접속단자에능동소자나수동소자를실장한상태에서본딩을수행하여상기접속단자와능동소자나수동소자를전기적으로연결하는 (b) 단계및 능동소자나수동소자를에워싸도록패키지용수지로몰딩을수행하는 (c) 단계를포함하여이루어진다. 전술한구성에서, 상기 (a) 단계이전에상기금속박판을점착성분을갖는캐리어에접합하는 (pa) 단계및 상기 (c) 단계이후에상기캐리어를제거하는 (d) 단계를더 구비한것을특징으로한다. 상기 (a) 단계에서형성된상기접속단자에금 도금을수행하는것을특징으로한다.

    반도체 장치 및 그 제조 방법
    74.
    发明公开
    반도체 장치 및 그 제조 방법 有权
    半导体器件及其制造方法

    公开(公告)号:KR1020140030584A

    公开(公告)日:2014-03-12

    申请号:KR1020120096947

    申请日:2012-09-03

    Abstract: The present invention relates to a semiconductor device and a fabrication method thereof. More particularly, the present invention relates to a semiconductor device where a via is formed by using a method where a seed layer is deposited and then a polymer film is filled in order to expose the via, and a fabrication method thereof. The via can be accurately filled and the reliability against thermal shock can be improved by reducing the difference of thermal expansion coefficient between a substrate composition material and a deposition seed layer.

    Abstract translation: 本发明涉及一种半导体器件及其制造方法。 更具体地,本发明涉及一种半导体器件,其中通过使用沉积种子层的方法形成通孔,然后填充聚合物膜以暴露通孔,以及其制造方法。 可以精确地填充通孔,并且通过减小基板组合物材料和沉积种子层之间的热膨胀系数的差异可以提高耐热冲击的可靠性。

    인터포저가 필요없는 몰딩 패키지 제조 방법
    75.
    发明公开
    인터포저가 필요없는 몰딩 패키지 제조 방법 有权
    不带插件的模制包装

    公开(公告)号:KR1020130077389A

    公开(公告)日:2013-07-09

    申请号:KR1020110146070

    申请日:2011-12-29

    Abstract: PURPOSE: A method for manufacturing a molding package without an interposer is provided to electrically connect an IC chip to a main board by performing a molding process after the terminal of the IC chip is bonded to a metal plate. CONSTITUTION: A connection terminal is electrically connected to an IC chip (S30). The peripheral part of the IC chip is molded (S40). A carrier used as a temporary supporter is removed (S50). A through hole is formed on the upper part of a structure after a metal plate is laminated. An upper metal plate is connected to a lower metal plate by plating the through hole (S60). [Reference numerals] (AA) Start; (BB) End; (S10) Metal plate is combined with a carrier; (S20) Connection terminal is formed on a metal plate by a solder mask process; (S30) Connection terminal is electrically connected to an IC chip; (S40) Peripheral part of the IC chip is molded; (S50) Carrier used as a temporary supporter is removed; (S60) Through hole is formed on the upper part of a structure after a metal plate is laminated. An upper metal plate is connected to a lower metal plate by plating the through hole; (S70) Upper and lower metal plates are electrically connected

    Abstract translation: 目的:提供一种用于制造没有插入件的成型封装件的方法,用于在将IC芯片的端子接合到金属板上之后,通过执行模制工艺将IC芯片与主板电连接。 构成:连接端子与IC芯片电连接(S30)。 模制IC芯片的外围部分(S40)。 用作临时支持者的载体被移除(S50)。 在金属板层叠之后,在结构的上部形成通孔。 上金属板通过电镀通孔连接到下金属板(S60)。 (附图标记)(AA)开始; (BB)结束; (S10)金属板与载体组合; (S20)通过焊接掩模工艺在金属板上形成连接端子; (S30)连接端子与IC芯片电连接; (S40)IC芯片的外围部分成型; (S50)移除用作临时支持者的载体; (S60)在层压金属板之后,在结构的上部形成通孔。 上金属板通过电镀通孔连接到下金属板; (S70)上下金属板电连接

    반도체 패키지 및 이의 제조 방법
    76.
    发明授权
    반도체 패키지 및 이의 제조 방법 有权
    半导体封装及其制造方法

    公开(公告)号:KR101225193B1

    公开(公告)日:2013-01-22

    申请号:KR1020120056923

    申请日:2012-05-29

    Abstract: 반도체 패키지는 적어도 하나의 제1 구멍이 형성된 실리콘 기판 위에 제1 금속층을 형성하고, 상기 적어도 하나의 제1 구멍을 유기 물질로 채워서 절연층을 형성한 후, 상기 유기 물질로 채워진 적어도 하나의 제1 구멍의 위치에 상기 제1 구멍의 크기보다 작은 크기로 적어도 하나의 제2 구멍을 형성하고, 적어도 하나의 제 구멍을 금속으로 채워서 제2 금속층을 형성함으로써, 제작된다.

    Abstract translation: 其中,所述半导体封装体通过在其上形成有至少一个第一孔的硅基板上形成第一金属层,在所述至少一个第一孔中填充有机材料形成绝缘层, 通过在小于第一孔的尺寸的孔的位置处形成至少一个第二孔并且用金属填充所述至少一个孔以形成第二金属层。

    저역 통과 필터 및 그의 배치구조
    77.
    发明公开
    저역 통과 필터 및 그의 배치구조 失效
    低通滤波器和布线结构

    公开(公告)号:KR1020100137164A

    公开(公告)日:2010-12-30

    申请号:KR1020090055454

    申请日:2009-06-22

    CPC classification number: H03H7/12 H03H7/0115 H03H7/065 H03H7/075 H03H7/32

    Abstract: PURPOSE: By using the parasitic capacitor formed between the wirings and earth plate the low-pass filter and their layout structure form the low-pass filter. CONSTITUTION: The first and the second inductor(L1, L2) are serially connected between the first and the second end(P1, P2). The first and the second capacitor are respectively parallely connected with the first and the second inductor. The first parasitic capacitor(C11) is in other words at least formed for the first step and the first GND for the connecting point between the first and the second inductor and the first GND for the second end and the first GND the middle in one place.

    Abstract translation: 目的:通过使用布线和接地板之间形成的寄生电容,低通滤波器及其布局结构形成低通滤波器。 构成:第一和第二电感器(L1,L2)串联连接在第一和第二端(P1,P2)之间。 第一和第二电容器分别与第一和第二电感器并联连接。 换句话说,第一寄生电容器(C11)至少形成为第一级,第一GND用于第一和第二电感器之间的连接点,第一GND用于第二端,第一GND为一个中间 。

    능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법
    78.
    发明公开
    능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법 无效
    柔性PCB嵌入有源元件和被动元件及其制造方法

    公开(公告)号:KR1020100126991A

    公开(公告)日:2010-12-03

    申请号:KR1020090045457

    申请日:2009-05-25

    Abstract: PURPOSE: A flexible PCB embedding active elements and passive elements and a manufacturing method thereof are provided to perform a flexible packaging process in even state by using a metal support layer. CONSTITUTION: A first circuit pattern(115) is formed on a support layer. The support layer is arranged of one of aluminum, gold, and silver. An active circuit element(120) and/or a passive device, and a semiconductor chip(130) are mounted in the first circuit pattern. The flexible layer is formed on the support layer in order to surround the first circuit pattern, the active circuit element and/or the passive device, and semiconductor chip. A second circuit pattern(150) is formed on the flexible layer. A heat plate(111) is formed by selectively eliminating a part of the support layer.

    Abstract translation: 目的:提供一种嵌入有源元件和无源元件的柔性PCB及其制造方法,以通过使用金属支撑层来均匀地执行柔性封装处理。 构成:第一电路图案(115)形成在支撑层上。 支撑层布置为铝,金和银之一。 在第一电路图案中安装有源电路元件(120)和/或无源器件以及半导体芯片(130)。 为了包围第一电路图案,有源电路元件和/或无源器件以及半导体芯片,在支撑层上形成柔性层。 第二电路图案(150)形成在柔性层上。 通过选择性地去除支撑层的一部分来形成加热板(111)。

    저저항 열경화형 후막 저항체용 페이스트
    79.
    发明授权
    저저항 열경화형 후막 저항체용 페이스트 失效
    用于厚膜电阻的热固性低电阻

    公开(公告)号:KR100979111B1

    公开(公告)日:2010-08-31

    申请号:KR1020080058427

    申请日:2008-06-20

    Abstract: 본 발명은 액상의 변성 에폭시 수지를 사용함으로써 경화 후에도 유연한 특성을 가지게 되며, 카본 종류와 나노 은을 병행 사용하여 페이스트를 제조함으로써 후막 특성을 유지함과 동시에 면저항을 효과적으로 낮출 수 있는, 플렉서블 기판에 형성 또는 내장할 수 있는 저저항 열경화형 후막 저항체용 페이스트를 제공한다.
    후막 저항체 페이스트, 저저항

    능동 소자 칩 내장형 기판 및 그의 제조 방법
    80.
    发明授权
    능동 소자 칩 내장형 기판 및 그의 제조 방법 失效
    具有嵌入有源器件芯片的衬底及其制造方法

    公开(公告)号:KR100963199B1

    公开(公告)日:2010-06-14

    申请号:KR1020080054580

    申请日:2008-06-11

    Inventor: 박세훈 이우성

    Abstract: 본 발명은 능동 소자 칩 내장형 기판 및 그의 제조 방법에 관한 것으로, 능동 소자 칩을 감싸고 있는 제 1 폴리머의 열팽창계수가 능동 소자 칩의 열팽창계수와 동일하거나 낮기 때문에 열에 의하여 기판이 휘어지는 것을 방지할 수 있는 장점이 있다.
    또한, 본 발명은 능동 소자가 형성된 웨이퍼의 상부에 제 1 폴리머가 코팅되어 있어, 웨이퍼의 그라인딩 공정, 칩 다이싱 공정과 칩 실장 공정에서 칩의 손상을 방지할 수 있는 장점이 있다.
    능동, 칩, 기판, 구리, 폴리머, 라미네이트

Patent Agency Ranking