公开(公告)号：KR100176102B1

公开(公告)日：1999-04-15

申请号：KR1019960014850

申请日：1996-05-07

Applicant: 한국전자통신연구원

Inventor： 이종호 ,  유종선 ,  김보우

IPC: H01L21/76

Abstract: 본 발명은 다층 아몰퍼스 실리콘을 갖는 국부산화막(LOCOS) 격리 제조방법에 관한 것으로서, 종래 기술에서 단일층의 폴리실리콘을 버퍼층으로 사용하는 PBL(Polysilicon Buffered LOCOS) 제조방법이 필드산화막 영역과 활성영역사이의 경계가 깨끗하지 않았던 문제점을 해결하기 위해, 본 발명은 다층의 아몰퍼스 실리콘을 버퍼층으로 사용하여 필드산화막 형성시 경계의 상대적인 산화증가 효과를 줄임으로써 깨끗한 활성영역을 형성하기 위한 것이다.

公开(公告)号：KR1019980014259A

公开(公告)日：1998-05-25

申请号：KR1019960033171

申请日：1996-08-09

Applicant: 한국전자통신연구원

Inventor： 백종태 ,  유종선 ,  유형준

IPC: H01L21/28

Abstract: 본 발명은 반도체 장치 제조 방법에 관한 것으로, 갯터링 공정을 반도체 장치 제조 과정중에 수행함으로써 컨택 홀 밑면의 반도체 기판 계면에 존재하는 무기물류, 유기물류, 금속류 등의 각종 오염물을 제거할 수 있으며, 또한 컨택 홀 영역의 반도체 기판 표면 및 계면의 결정 특성을 단결정 수준으로 복원시킬 수 있어 금속-반도체 기판간에 이루어지는 컨택의 저항 특성을 향상시킬 수 있는 반도체 장치 제조 방법이 개시된다.

公开(公告)号：KR100135029B1

公开(公告)日：1998-04-20

申请号：KR1019940027479

申请日：1994-10-26

Applicant: 한국전자통신연구원

Inventor： 강원구 ,  유종선 ,  김여환 ,  강성원

IPC: H01L27/08

CPC classification number: H01L29/1037 ,  H01L29/4232 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66621 ,  H01L29/7831 ,  H01L29/7838

Abstract: 집적회로의 집적도가 증가함에 따라 채널의 길이가 짧아지는 금속 산화물 반도체 소자에서 발생하는 문제점인 짧은 채널효과, 소스와 드레인의 저항증가, 금속배선에 의한 접합파괴 및 일렉트로 마이그레이션 등에 의한 소자의 신뢰성 저하를 방지하기 위한 것으로서, 게이트 전극과 소스 및 드레인 사이에 홈형태의 또다른 게이트 전극을 형성하여 이 홈의 깊이만큼의 소스 및 드레인의 접합깊이를 확보함으로써 이와 같은 문제점들을 극복한다.
이러한 홈구조의 게이트 전극 아래에 소정 농도의 불순물을 주입하면, 이 불순물의 농도를 조절함으로써 문턱전압이나 누설전류와 같은 전기적 특성을 조절하는 것이 가능해 진다.

公开(公告)号：KR1019980006036A

公开(公告)日：1998-03-30

申请号：KR1019960021611

申请日：1996-06-14

Applicant: 한국전자통신연구원

Inventor： 이종호 ,  김종식 ,  서광석 ,  유종선 ,  김보우

IPC: H01L21/76

公开(公告)号：KR100119275B1

公开(公告)日：1997-09-30

申请号：KR1019930026792

申请日：1993-12-08

Applicant: 한국전자통신연구원

Inventor： 강원구 ,  강성원 ,  유종선

IPC: H01L21/02

Abstract: A fabrication method of SOI(silicon on insulator) substrate having each different thickness of an active layer using substrate-joining technique is disclosed. The method comprises the steps of: forming patterns(3, 5) having different step coverage on a substrate A(8); sequentially forming an oxide layer(9) and a polysilicon layer(10); joining the substrate A(8) and a substrate B(13); thinning the back-side(14,15) of the substrate A(8) by polishing or etching; CMP(chemical mechanical polishing) the back-side(14,15) using the oxide layer(9) as a stopper, thereby forming a silicon thin film(16) having high aspect ration and a silicon thin film(17) having low aspect ratio.

Abstract translation: 公开了使用基板接合技术的每个不同厚度的有源层的SOI（绝缘体上硅）衬底的制造方法。 该方法包括以下步骤：在衬底A（8）上形成具有不同阶梯覆盖度的图案（3,5）; 顺序地形成氧化物层（9）和多晶硅层（10）; 接合基板A（8）和基板B（13）; 通过抛光或蚀刻使衬底A（8）的背面（14,15）变薄; 使用氧化物层（9）作为阻挡层的背面（14,15）的CMP（化学机械抛光），从而形成具有高纵横比的硅薄膜（16）和具有低方位的硅薄膜（17） 比。

公开(公告)号：KR1019970053082A

公开(公告)日：1997-07-29

申请号：KR1019950053642

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 이종호 ,  강원구 ,  유종선

IPC: H01L21/335

Abstract: 본 발명은 자기정렬형 MOS 트랜지스터의 제조방법에 관한것으로 채널영역에 게이트전극이 자기정렬되어 소오스/드레인영역이 대칭적으로 형성되어 소자의 특성이 개선되는 동시에 고집적화 될 수 있는 MOS 트랜지스터의 제조방법에 관한것이다.
상술한 본 발명은 채널형성영역의 상부가 노출되도록 제2개구부를 형성하는 공정과, 전면에 폴리실리콘(17) 을 증착하고 이를 패터닝하여 제2개구부(14) 의 내부에만 폴리실리콘(17) 을 잔존시켜 이를 게이트전극(20) 으로 형성하여 채널영역과 게이트전극(20) 이 자기정렬되게 함으로써 게이트전극(20) 의 폭을 최소화함으로써 실현된다.

公开(公告)号：KR100113659B1

公开(公告)日：1997-04-01

申请号：KR1019900014891

申请日：1990-09-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김영민 ,  강성준 ,  유종선

IPC: H01L27/06

公开(公告)号：KR1019970013419A

公开(公告)日：1997-03-29

申请号：KR1019950024215

申请日：1995-08-05

Applicant: 한국전자통신연구원

Inventor： 유종선 ,  이규홍 ,  강원구

IPC: H01L29/78

Abstract: 본 발명은 반도체 장치 및 그의 제조방법에 관한 것으로서, 반도체 기판의 소정 부분에 형성된 트렌치의 내부에 표면이 상기 반도체 기판과 평탄하도록 채워진 소자분리 산화막이 형성되고 소오스 및 드레인 영역이 이전에 형성된 게이트전극 양측의 반도체 기판 상에 상기 게이트전극과 동일한 높이로 형성된다. 따라서, 소자의 평탄도가 향상되어 소오스 및 드레인전극 형성시 접촉 홀의 형성이 용이하고 과도 식각을 방지할 수 있으며, 또한, 게이트전극 하부의 반도체 기판의 표면이 식각에 의해 손상되지 않도록 하여 캐리어의 이동도가 저하되는 것을 방지할 수 있다.

公开(公告)号：KR100110352B1

公开(公告)日：1997-01-09

申请号：KR1019920025020

申请日：1992-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 백종태 ,  송윤호 ,  유종선 ,  남기수

IPC: H01L21/335

公开(公告)号：KR1019960013624B1

公开(公告)日：1996-10-10

申请号：KR1019920025020

申请日：1992-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 백종태 ,  송윤호 ,  유종선 ,  남기수

IPC: H01L21/335

Abstract: forming a field oxide film(2), a gate oxide film(4), a polysilicon gate(3), a side wall spacer(5), and a source/drain junction(6) on a silicon substrate(1); evaporating a polysilicon film(7) in a finite thickness on a surface of wafer; crystallizing the polysilicon film(7) by a heat treatment; removing all remains except for a photoresistor(8-1); removing all remains except for a silicon layer(7-1) by the etch-back; injecting an impurity into the source/drain region; forming source/drain junction(9); performing a heat treatment.

Abstract translation: 在硅衬底（1）上形成场氧化膜（2），栅极氧化膜（4），多晶硅栅极（3），侧壁间隔物（5）和源极/漏极结（6）; 在晶片表面上蒸发有限厚度的多晶硅膜（7）; 通过热处理使多晶硅膜（7）结晶; 除去光敏电阻（8-1）以外的所有残留物; 通过回蚀除去硅层（7-1）以外的所有残留物; 向源极/漏极区注入杂质; 形成源极/漏极结（9）; 进行热处理。