中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

143 records (took 0.02 seconds)

    인터럽트 버스의 동기방법
    76.
    发明授权
    인터럽트 버스의 동기방법 失效
    中断总线同步方法

    公开(公告)号：KR1019920001815B1

    公开(公告)日：1992-03-03

    申请号：KR1019890019309

    申请日：1989-12-22

    Applicant: 한국전자통신연구원

    Inventor： 박병관 ,  강경용 ,  심원세 ,  기안도 ,  윤남석 ,  윤용호 ,  권오건 ,  박승규

    IPC: G06F13/24

    Abstract: checking whether there is an interrupt transmission request from one of processors (1) and (2) to an interrupt requestor (4); checking whether an interrupt bus synchronizing signal is true; waiting until the interrupt bus synchronizing signal becomes false by being fed-back if the signal is true; issuing a use request for the interrupt bus (3) if the signal is false; transmitting an interrupt to the interrupt bus (3) by utilizing one of interrupt processors (5) and (6); checking whether the transmission of the interrupt has been completed; and terminating the interrupt transmission by inputting an interrupt synchronizing signal through a signal line (6b).

    Abstract translation: 检查处理器（1）和（2）之一是否存在到中断请求者（4）的中断传输请求; 检查中断总线同步信号是否为真; 如果信号为真，则等待中断总线同步信号通过反馈变为假; 如果信号为假，则发出中断总线（3）的使用请求; 通过利用中断处理器（5）和（6）之一向中断总线（3）发送中断; 检查中断的传输是否已经完成; 并通过信号线（6b）输入中断同步信号来终止中断发送。

    주기적인 타임아웃 인터럽트를 위한 클럭계수 방법
    79.
    发明公开
    주기적인 타임아웃 인터럽트를 위한 클럭계수 방법 失效
    周期性超时中断的时钟计数方法

    公开(公告)号：KR1019950015032A

    公开(公告)日：1995-06-16

    申请号：KR1019930024330

    申请日：1993-11-16

    Applicant: 한국전자통신연구원

    Inventor： 모상만 ,  원철호 ,  윤석한 ,  윤용호 ,  오길록

    IPC: G06F1/06

    Abstract: 본 발명은 프로그램이 가능한 타이머에서 주기적인 타임아웃 인터럽트를 위한 플럭계수방법에 관한것으로, 프로그램이 가능한 타이머(3)가 프로세서(1) 및 프로세서 인터페이스 회로(2)와 연결되어 상기 타이머(3)의 내부에 3개의 레지스터로 구성된 MCR(4), OCR(8), BCR(11)에 의해 클럭을 계수하는 데 있어서, 상기 클럭계수방법은 먼저, 상기 타이머(3)가 초기화 되고나면(12) 클럭이 상승에지인가를 판단(13)하고, 상승에지이면 상기 OCR(10)이 0인가를 판단(14)하여 0이면 계수를 시작하고(15), 아니면 상기 OCR(10)이 1이고 BCR(11)이 0인가를 판단(16)하여 상기 타이머(3)를 타임아웃시키여 상기 단계(13)로 궤환하고(17), 그렇지 않으면 상기 BCR(11)이 0인가를 판단(18)하여 0이면 OCR(10)에서 1씩 감소시킨 값을 OCR(10)에 복사하고, MCR(6)를 BCR(11)에 복사하면서 상기 단계(13)로 궤환 고, 상기 BCR(11)이 0이 아니면 상기 BCR(11)에서 1씩 감소시킨 이 값을 BCR(11)에 저장하여 다시 상기 단계(13)이 되는 방법으로 구성된 상기 클럭계수방법은 프로그램된 계수단위에 1을 더한 수를 먼저 내림순으로 계수하고, 계수단위에 대한 계수가 끝나면 최대 계수치를 내림순으로 계수하는 2단계 계수과정으로서 계수를 수행하면, 계수단위(6)의 값을 변화시킴으로써 최대계수치를 계수하는 단위를 유연성 있게 조절하게 되어 다양한 시간 간격의 타임아웃 인터럽트를 발생시킬 수 있다.

    다중 프로세서 시스템에서 프로세서 보드 사이의 데이타 전송을 지원하는 방법
    80.
    发明授权
    다중 프로세서 시스템에서 프로세서 보드 사이의 데이타 전송을 지원하는 방법 失效
    方法帮助多处理器系统中的处理板之间传输的数据

    公开(公告)号：KR1019950005795B1

    公开(公告)日：1995-05-31

    申请号：KR1019920025008

    申请日：1992-12-22

    Applicant: 한국전자통신연구원

    Inventor： 기안도 ,  한종석 ,  윤석한 ,  윤용호

    IPC: G06F13/00

    Abstract: The method executes directly data transfer among processor boards and improves processing speed of system. It comprises : (i) a step for a first processor board(1) to drive a reading address; (ii) a step that a second processor board(1a) supplies a response signal to the first processor board and stops a bus operation of a first memory board(2m); (iii) a step for the second processor board to drive a writing address; (vi) a step for directly transfering data from the first processor board to the second processor board; and (v) a step that the first processor board drives a data response signal and finishes a data transfer operation.

    Abstract translation: 该方法直接在处理器板之间执行数据传输，提高系统处理速度。 它包括：（i）第一处理器板（1）驱动读取地址的步骤; （ii）第二处理器板（1a）向第一处理器板提供响应信号并停止第一存储器板（2m）的总线操作的步骤; （iii）第二处理器板驱动写入地址的步骤; （vi）用于将数据从第一处理器板直接传送到第二处理器板的步骤; 以及（v）第一处理器板驱动数据响应信号并完成数据传送操作的步骤。

Patent Agency Ranking