公开(公告)号：KR100052640B1

公开(公告)日：1992-07-01

申请号：KR1019890004487

申请日：1989-04-04

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  양전욱 ,  이진희 ,  이재신 ,  최영규 ,  강진영

IPC: H01L21/304

公开(公告)号：KR100051922B1

公开(公告)日：1992-06-03

申请号：KR1019890011893

申请日：1989-08-21

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  심규환 ,  최영규 ,  강진영

IPC: H01L23/50 ,  H01L27/04

公开(公告)号：KR100356014B1

公开(公告)日：2002-10-12

申请号：KR1020000078263

申请日：2000-12-19

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  이경호

IPC: H01L21/027

Abstract: 본 발명은 웨이퍼 후면 공정시 정렬 정밀도를 높이기 위한 정렬마크를 제어성 좋게 제조할 수 있게 하여 반도체 소자의 정렬을 원활하게 하는 방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면, 후면 정렬 마크 제조 방법에 있어서, 전면 공정에서 반도체 기판 위에 전면 금속막으로 제 1 정렬 마크를 십자형으로 형성하는 제 1 단계; 상기 제 1 단계에서 형성된 전면 패턴을 이용하여 상기 제 1 정렬 마크를 상기 패턴의 중앙을 대칭점으로 하여 상,하,좌,우 대칭으로 같은 모양의 제 2 정렬 마크를 형성하는 제 2 단계; 상기 제 1 단계에서 형성시킨 십자형의 제 1 정렬 마크와 같은 형상이면서, 상기 제 1 정렬마크보다 폭이 좁고, 길이는 긴 후면 비어홀 패턴용 제 3 정렬 마크를 상기 제 2 단계의 결과물 상에 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 하는 후면 정렬 마크 제조 방법이 제공된다.

公开(公告)号：KR100289328B1

公开(公告)日：2001-12-28

申请号：KR1019980053108

申请日：1998-12-04

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순

IPC: H01L29/80

Abstract: 이단계 게이트 리세스(recess) 공정을 이용하여 이단 T-형상의 게이트 구조를 갖는 화합물반도체 소자를 제조하는 방법이 개시된다. 본 발명에 의한 이단계 게이트 리세스 방법을 이용하여 제작된 T-형 게이트에 의하면, 쇼트키 층과 접촉하는 게이트 전극의 게이트 길이가 실제로 게이트 패턴의 길이와 동일하기 때문에 소자의 차단 주파수의 저하없이 고주파 특성을 향상시킬 수 있다. 또한, 본 발명은 2 단의 T-형상의 게이트 전극패턴 하부에 절연막 스페이서를 구비함으로써, 게이트 전극과 소오스/드레인 전극 간의 절연 특성을 향상시킬 수 있다. 그 결과, 신뢰성이 높은 초고속 저잡음의 화합물 반도체 소자를 제작할 수 있다.

公开(公告)号：KR1020010058252A

公开(公告)日：2001-07-05

申请号：KR1019990062468

申请日：1999-12-27

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  최상수 ,  이경호

IPC: H01L29/778

Abstract: PURPOSE: A method for manufacturing a compound semiconductor device is provided to stably manufacture an asymmetric T-shape gate electrode having a great aspect ratio and a fine gate width. CONSTITUTION: A method for manufacturing a compound semiconductor device sequentially stacks a GaAs buffer layer(13), an InGaAs channel layer(14), a spacer layer(15), a Si-delta doping layer(16), an AlGaAs Schottky layer(17), an undoping AlAs etch stop layer(18), an n-GaAs ohmic layer(19), an n+AlGaAs etch stop layer(20) and an n+GaAs ohmic layer(21) on a semi-insulating GaAs substrate(12). The n+GaAs ohmic layer is selectively etched to form the first recess. A nitride film and resistant-heat metal are sequentially formed on the resulting structure. Portions of the resistant-heat metal and the nitride film are selectively dry-etched. Portions of the resistant-heat metal and the nitride film are selectively dry-etched to form a nitride film pattern having a T shape. The remaining resistant-heat metal is removed to form a T shape insulating film pattern. The n+AlGaAs etch stop layer and the n-GaAs ohmic layer are sequentially etched using the T shape insulating film pattern as an etch mask to form the second recess. A smooth insulating film sidewall having an embossed inclination is formed within the second recess. The undoping AlAs etch stop layer is dry-etched using the insulating film sidewall as a mask to complete the foot of the T shape gate pattern. Photoresist is selectively deposited to form the head of the T shape gate pattern in an asymmetric shape, thus completing the T shape gate pattern. A gate metal is deposited on the completed T shape gate pattern to form an asymmetric T shape gate electrode.

Abstract translation: 目的：提供一种制造化合物半导体器件的方法，以稳定地制造具有大的纵横比和精细的栅极宽度的不对称的T形栅电极。 构成：制造化合物半导体器件的方法顺序堆叠GaAs缓冲层（13），InGaAs沟道层（14），间隔层（15），Si-δ掺杂层（16），AlGaAs肖特基层 17），在半绝缘GaAs衬底上的非掺杂AlAs蚀刻停止层（18），n-GaAs欧姆层（19），n + AlGaAs蚀刻停止层（20）和n + GaAs欧姆层（21） （12）。 选择性地蚀刻n + GaAs欧姆层以形成第一凹槽。 在所得结构上依次形成氮化物膜和耐热金属。 选择性地干蚀刻部分耐热金属和氮化物膜。 选择性地干蚀刻耐电加热金属和氮化物膜的部分以形成具有T形状的氮化物膜图案。 剩余的耐热金属被去除以形成T形绝缘膜图案。 使用T形绝缘膜图案作为蚀刻掩模，依次蚀刻n + AlGaAs蚀刻停止层和n-GaAs欧姆层，以形成第二凹槽。 在第二凹部内形成具有压花倾斜的平滑绝缘膜侧壁。 使用绝缘膜侧壁作为掩模对未掺杂的AlAs蚀刻停止层进行干蚀刻，以完成T形栅极图案的底脚。 选择性地沉积光致抗蚀剂以形成不对称形状的T形栅极图案的头部，从而完成T形栅极图案。 栅极金属沉积在完成的T形栅极图案上以形成不对称的T形栅电极。

公开(公告)号：KR1020010057814A

公开(公告)日：2001-07-05

申请号：KR1019990061225

申请日：1999-12-23

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  맹성재 ,  이경호

IPC: H01L29/778

Abstract: PURPOSE: A method for manufacturing a compound semiconductor device using a stacked gamma-type gate is provided to form a micro gate having excellent repeatability, by using a photolithography process, lift-off of a heat-resistant metal and a heat-resistant metal sidewall to form the gamma-type gate. CONSTITUTION: An etch stop layer, an ohmic layer and an oxide layer are formed on an epitaxially-grown substrate. Photoresist for a photolithography process is applied on the oxide layer. The photoresist is etched by a photolithography process and an isotropic plasma etching process to form a photoresist pattern. The first heat-resistant metal(41) is vacuum-deposited on the oxide layer including the photoresist pattern. The second heat-resistant metal is deposited in a predetermined portion of the first heat-resistant metal opened by lifting off the photoresist pattern, and is entirely etched to form a heat-resistant metal sidewall(42). Photoresist is applied on the resultant structure, and a photolithography process is performed to form an intagliated photoresist pattern. A gate recess is performed by using the intagliated photoresist pattern, the heat-resistant metal sidewall and the first heat-resistant metal as a mask. A gate metal is formed on the resultant structure, and lifted off to form a gamma-type gate(45).

Abstract translation: 目的：提供一种使用堆叠的伽马型栅极制造化合物半导体器件的方法，以通过使用光刻工艺，耐热金属和耐热金属侧壁的剥离来形成具有优异重复性的微栅极 以形成γ型栅极。 构成：在外延生长的衬底上形成蚀刻停止层，欧姆层和氧化物层。 用于光刻工艺的光刻胶被施加在氧化物层上。 通过光刻工艺和各向同性等离子体蚀刻工艺蚀刻光致抗蚀剂以形成光致抗蚀剂图案。 将第一耐热金属（41）真空沉积在包括光致抗蚀剂图案的氧化物层上。 第二耐热金属沉积在通过剥离光致抗蚀剂图案而打开的第一耐热金属的预定部分中，并被完全蚀刻以形成耐热金属侧壁（42）。 将光刻胶施加在所得结构上，并进行光刻工艺以形成凹版光致抗蚀剂图案。 通过使用变色光致抗蚀剂图案，耐热金属侧壁和第一耐热金属作为掩模来执行栅极凹槽。 在所得结构上形成栅极金属，并且提起栅极金属以形成γ型栅极（45）。

公开(公告)号：KR100274150B1

公开(公告)日：2000-12-15

申请号：KR1019970059538

申请日：1997-11-12

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  윤형섭 ,  박병선 ,  박철순 ,  맹성재

IPC: H04B7/14

Abstract: PURPOSE: An indoor/outdoor wireless repeater is provided to amplify and radio-repeat a radio signal such as satellite broadcast, LMDS, wireless CATV, radio ATM from outdoor or, in reverse, to radio-repeat a wireless signal transmitted from an indoor radio terminal or a radio private network to the outdoor. CONSTITUTION: A subscriber transmitting part(200) amplifies the radio signal transmitted from an indoor terminal equipment without an additional frequency amplification and transfers it to the outdoor. A subscriber receiving part(100) amplifies the radio signal transmitted from the outdoor without the additional frequency amplification and transfers it the indoor.

Abstract translation: 目的：提供一个室内/室外无线中继器，用于放大和无线电重复室外无线电信号（如卫星广播，LMDS，无线CATV，无线电ATM）等无线电信号，或者反向无线电重复从室内无线电发送的无线信号 终端或无线电专线到室外。 构成：用户发送部件（200）放大从室内终端设备发送的无线信号，无需额外的频率放大，并将其传送到室外。 订户接收部分（100）放大从室外发射的无线电信号而没有额外的频率放大，并将其传送到室内。

公开(公告)号：KR100262941B1

公开(公告)日：2000-09-01

申请号：KR1019980020845

申请日：1998-06-05

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박병선 ,  윤형섭 ,  이진희 ,  박철순 ,  편광의

IPC: H01L21/335

Abstract: 본 발명은 반도체 기술분야에 관한 것으로, 특히 화합물 반도체 소자의 미세 T형 게이트 형성방법에 관한 것이며, 미세한 T형 게이트를 안정적인 구조로 용이하게 형성할 수 있는 화합물 반도체 소자의 미세 T형 게이트 형성방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은 T형 게이트 형성을 위한 희생막(예를 들어, 실리콘 질화막) 증착시 증착 온도를 점진적으로 변화시켜 다층의 박막을 증착하고, 이후 습식식각시 증착 온도에 따른 층간의 식각속도차를 이용하며, 또 전자빔 레지스트 패턴이 높은 온도에서 흘러내리는 플로우(flow) 특성을 이용하여 안정적인 구조를 가지는 계단형 미세 T형 게이트를 형성한다. 즉, 본 발명은 게이트 다리와 머리부위가 만나는 부분을 계단형 구조로 형성하여 게이트 다리와 머리의 끊어짐을 방지하고, 절연막이 게이트 다리를 양쪽에서 지지하고 있기 때문에 미세한 게이트 다리와 면적이 큰 T형 게이트 전극을 들뜸 없이 제작할 수 있다.

公开(公告)号：KR100262940B1

公开(公告)日：2000-09-01

申请号：KR1019980019864

申请日：1998-05-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/335

CPC classification number: B82Y10/00 ,  H01L21/28587 ,  H01L29/66469 ,  H01L29/66878

Abstract: PURPOSE: A method for manufacturing a chemical compound semiconductor device by lifting off an insulating layer is provided to form stably a gate electrode by using a high temperature heatproof metal. CONSTITUTION: The first insulating layer pattern having the first opening portion is formed on a semiconductor layer. The second insulating layer pattern having the second opening portion is formed on the first insulating layer pattern. A gate electrode(25A) of a T shape is formed by forming a conductive layer on a whole structure. The second insulating pattern is removed. The first insulating layer pattern is etched and the first insulating layer remains on a sidewall of a pillar(25B) of the conductive layer forming the gate electrode(25A) of the T shape.

Abstract translation: 目的：提供一种通过提升绝缘层来制造化合物半导体器件的方法，以通过使用高温耐热金属稳定地形成栅电极。 构成：具有第一开口部分的第一绝缘层图案形成在半导体层上。 具有第二开口部分的第二绝缘层图案形成在第一绝缘层图案上。 通过在整个结构上形成导电层来形成T形的栅电极（25A）。 去除第二绝缘图案。 蚀刻第一绝缘层图案，并且第一绝缘层保留在形成T形的栅电极（25A）的导电层的柱（25B）的侧壁上。

公开(公告)号：KR1020000039191A

公开(公告)日：2000-07-05

申请号：KR1019980054446

申请日：1998-12-11

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순

IPC: H01L21/18

Abstract: PURPOSE: A compound semiconductor device having a gate electrode of a stairs type is provided so as to improve a heat-resistibility and an insulating ability by using a two-steps etching process of a heat-resistible metal thin-layer and an insulating layer. CONSTITUTION: A fabrication method of the compound semiconductor device having the gate electrode of the stairs type contains the following processes: a process to compose an etch-stop layer, an ohmic layer, an insulation layer, and a heat-resistibility metal layer orderly on the compound semiconductor epitaxial substrate having several epitaxial layers; a process to form a gate insulation layer pattern of the stairs shape by etching the above heat-resistibility metal layer and insulation layer through the two-steps etching process; a process to form a gate recess pattern of T type pillar by etching the above ohmic contact layer and etch-stop layer through using a process of a two-steps gate recess to use a photo-resist pattern as a mask; a process to form the gate electrode of the stairs shape by lifting off the above photo-resist pattern, after evaporating in vacuum a gate metal on the above gate recess pattern; and a process to form a self-aligned source and drain electrode.

Abstract translation: 目的：提供一种具有楼梯型栅电极的化合物半导体器件，以通过使用耐热金属薄层和绝缘层的两步蚀刻工艺来提高耐热性和绝缘能力。 构成：具有楼梯型栅极电极的化合物半导体器件的制造方法包括以下工序：将有序蚀刻停止层，欧姆层，绝缘层和耐热金属层构成的工序 所述化合物半导体外延基板具有多个外延层; 通过两步蚀刻工艺蚀刻上述耐热金属层和绝缘层，形成楼梯形状的栅极绝缘层图案的工艺; 通过使用两步栅极凹槽的工艺蚀刻上述欧姆接触层和蚀刻停止层以使用光致抗蚀剂图案作为掩模来形成T型柱的栅极凹槽图案的工艺; 在真空中蒸发上述栅极凹槽图案上的栅极金属之后，通过剥离上述光致抗蚀剂图案来形成楼梯形状的栅电极的工艺; 以及形成自对准源极和漏极的工艺。