-
公开(公告)号:FR2801420B1
公开(公告)日:2002-04-12
申请号:FR9914746
申请日:1999-11-23
Applicant: ST MICROELECTRONICS SA
Inventor: MARTY MICHEL , DUTARTRE DIDIER , CHANTRE ALAIN , JOUAN SEBASTIEN , LLINARES PIERRE
IPC: H01L21/331 , H01L21/8249 , H01L29/73 , H01L27/06 , H01L29/08 , H01L29/165 , H01L29/737 , H01L29/732
Abstract: Preparation of a bipolar vertical transistor comprises: (a) making an intrinsic collector on a layer of extrinsic collector in a semiconductor substrate; (b) making a lateral isolating region; (c) making a base next to he intrinsic collector and the lateral isolating region; and (d) making a bipartite dope emitter in situ. Preparation of a bipolar vertical transistor comprises: (a) making an intrinsic collector (4) on a layer of extrinsic collector (2) in a semiconductor substrate (1); (b) making a lateral isolating region (5) surrounding the upper part of the intrinsic collector and of wells of the imprisoned extrinsic collector (60); (c) making a base (8) next to he intrinsic collector and the lateral isolating region and comprising a non-selective epitaxy of a semiconductor region (8) comprising at least one layer of silicon; (d) making a bipartite dope emitter (11) in situ comprising: (i) making a first layer (110) of the emitter formed from microcrystalline silicon and directly in contact with a part (800) of the upper surface of the semiconductor region situated on top of the intrinsic collector; and (ii) making a second part (111) of emitter from polycrystalline silicon; the two parts (110, 111) being separated by an oxide layer (112).
-
公开(公告)号:FR2779573B1
公开(公告)日:2001-10-26
申请号:FR9807061
申请日:1998-06-05
Applicant: ST MICROELECTRONICS SA
Inventor: MARTY MICHEL , CHANTRE ALAIN , REGOLINI JORGE LUIS
IPC: H01L29/73 , H01L21/331 , H01L29/08 , H01L29/10 , H01L29/737 , H01L29/732
Abstract: The bipolar transistor comprises a base (Be) of heterojunction silicon-germanium. The base is in block (8) of layers of silicon and silicon-germanium on an initial layer (17) of silicon nitride spread on a region with lateral isolation (5). An internal collector (4) is enclosed and situated inside a window in the layer of silicon nitride. The fabrication process includes the growth of a layer of silicon dioxide on a block of semiconductor. A layer of silicon nitride (Si3N4) is then deposited, and etched until the layer of silicon dioxide. A chemical process is used to remove a portion of the layer of silicon dioxide within the window. The layer of silicon nitride has a thickness of about 300 Angstrom, and that of silicon dioxide about 200 Angstrom.
-
公开(公告)号:FR2805923A1
公开(公告)日:2001-09-07
申请号:FR0002855
申请日:2000-03-06
Applicant: ST MICROELECTRONICS SA
Inventor: CHANTRE ALAIN , MARTY MICHEL , BAUDRY HELENE
IPC: H01L21/331
Abstract: The process includes successively forming, over a base region of a semiconductor substrate, a poly-Ge or poly-SiGe layer, an etch-stop layer over a selected zone of the Ge or SiGe layer, a layer of poly-Si of the same conductivity type as the base region, then an outer layer of dielectric material. Etching the layers includes stopping at the stop layer to form an emitter window preform, removing the stop film and selectively removing the Ge or SiGe layer in the emitter window preform to form an emitter window and to form an emitter made of poly-Si of conductivity type the opposite of the base region in the window.
-
公开(公告)号:FR2766294A1
公开(公告)日:1999-01-22
申请号:FR9709164
申请日:1997-07-18
Applicant: ST MICROELECTRONICS SA
Inventor: MARTY MICHEL , JAOUEN HERVE
IPC: H01L27/04 , H01L21/02 , H01L21/822 , H01L27/10 , H01L29/92 , H01L23/522
Abstract: Production of a metal-metal capacitor within an IC is carried out by forming the two metal electrodes (40, 71) and the dielectric layer (61) on the lower insulating layer (2) bearing a metallisation level (M1) of the IC before depositing the upper insulating layer (80) for covering the metallisation level (M1). Also claimed is an IC including a metal-metal capacitor (40, 61, 71) produced as described above. Preferably, the first capacitor electrode (40) is part of the metallisation level (preferably aluminium), the second electrode (70, 71) is a thinner layer preferably of aluminium or tungsten and the dielectric layer (61) is a thin SiO2, Si3N4 or Ta2O5 layer.
-
公开(公告)号:FR3014245A1
公开(公告)日:2015-06-05
申请号:FR1362093
申请日:2013-12-04
Inventor: LHOSTIS SANDRINE , BOUTAMI SALIM , MARTY MICHEL , GIRARD DESPROLET ROMAIN
IPC: H01L31/18 , G02B5/20 , H01L27/146 , H01L31/0216 , H04N5/335
Abstract: Procédé de formation d'un dispositif imageur intégré à illumination face arrière comprenant au moins une première zone photosensible (ZP1) dans un substrat (SUB) et une région diélectrique (RD) en dessous d'une face arrière (BF) du substrat et de la première zone photosensible, ce procédé comprend une formation d'un premier filtre optique métallique (FIL1) comprenant un motif métallique dans ladite région diélectrique en dessous de la première zone photosensible.
-
76.
公开(公告)号:FR3011198A1
公开(公告)日:2015-04-03
申请号:FR1359540
申请日:2013-10-02
Applicant: ST MICROELECTRONICS SA , COMMISSARIAT ENERGIE ATOMIQUE
Inventor: GROS D AILLON PATRICK , MARTY MICHEL
IPC: B32B33/00 , B32B7/00 , G02B5/28 , H01L31/0232
Abstract: Procédé de formation d'un empilement (EF) comportant au moins du cuivre au-dessus de nitrure de silicium hydrogéné, et dispositif comprenant l'empilement, le procédé comprenant : - une formation d'une couche de nitrure de silicium hydrogéné (NI) ayant au voisinage de sa face supérieure un rapport du nombre d'atomes de silicium par centimètre cube sur le nombre d'atomes d'azote par centimètre cube inférieur à 0,8, - une formation d'une couche d'oxyde de silicium (OX) sur la couche de nitrure de silicium hydrogéné, - une formation d'une couche de cuivre (CUSUP) sur la couche d'oxyde de silicium.
-
77.
公开(公告)号:FR3010829A1
公开(公告)日:2015-03-20
申请号:FR1359026
申请日:2013-09-19
Inventor: MARTY MICHEL , JOUAN SEBASTIEN , FREY LAURENT
IPC: H01L21/70 , G02B5/20 , H01L23/552
Abstract: Procédé de réalisation d'un filtre optique au sein d'un circuit intégré comportant un substrat et une partie d'interconnexion (ITC) au dessus du substrat, et circuit intégré correspondant. La réalisation du filtre comprend une formation au-dessus d'une zone photosensible (ZP) située dans le substrat d'au moins une couche de filtre (CF), le produit entre l'épaisseur de la couche de filtre et la partie imaginaire de l'indice de réfraction de la couche de filtre étant supérieur à 1, ladite au moins une couche de filtre étant située entre le substrat et la partie d'interconnexion (ITC).
-
公开(公告)号:FR3009890A1
公开(公告)日:2015-02-27
申请号:FR1358141
申请日:2013-08-23
Applicant: COMMISSARIAT ENERGIE ATOMIQUE , ST MICROELECTRONICS SA
Inventor: MARTY MICHEL , FREY LAURENT
IPC: H01L31/0232 , H01L27/146
Abstract: L'invention concerne une photodiode à éclairement par la face arrière, BSI, dans laquelle au moins une zone de la surface photoréceptrice de la photodiode comprend un évidement (20) rempli d'un matériau (21) d'indice optique inférieur à celui du matériau semiconducteur de la photodiode, le matériau d'indice optique inférieur étant transparent à la longueur d'onde de fonctionnement de la photodiode.
-
公开(公告)号:FR3009888A1
公开(公告)日:2015-02-27
申请号:FR1358139
申请日:2013-08-23
Applicant: COMMISSARIAT ENERGIE ATOMIQUE , ST MICROELECTRONICS SA
Inventor: MARTY MICHEL , FREY LAURENT , JOUAN SEBASTIEN , BOUTAMI SALIM
IPC: H01L31/02
Abstract: L'invention concerne une photodiode de type SPAD dont la surface photoréceptrice est recouverte de bandes entrecroisées (30) formant un treillis en un premier matériau dont les parois latérales sont entourées d'au moins un espaceur (33) en un deuxième matériau d'indice optique distinct de celui du premier matériau, le pas du treillis étant de l'ordre de grandeur de la longueur d'onde de fonctionnement de la photodiode, les premier et deuxième matériaux étant transparents à la longueur d'onde de fonctionnement, le premier matériau étant conducteur et étant couplé à un nœud de connexion (36).
-
公开(公告)号:FR2992096A1
公开(公告)日:2013-12-20
申请号:FR1255732
申请日:2012-06-19
Applicant: ST MICROELECTRONICS SA , COMMISSARIAT ENERGIE ATOMIQUE
Inventor: MARTY MICHEL , HIRIGOYEN FLAVIEN , SEGURA PUCHADES JOSEP , WEHBE-ALAUSE HELENE , ROSSINI UMBERTO
IPC: H01L27/32
Abstract: L'invention concerne un panneau constitué d'une matrice de cellules (3) destiné à être utilisé dans un nano-projecteur , chaque cellule comprenant une couche de cristaux liquides (7) encadrée par des électrodes transparentes supérieure (35) et inférieure (33), un transistor MOS de commande (9) étant disposé au-dessus de l'électrode supérieure, chaque transistor étant recouvert d'au moins trois niveaux de métallisation (75, 76, 77). Le transistor de chaque cellule s'étend dans un coin de la cellule de façon que les transistors d'un ensemble de quatre cellules adjacentes soient disposés dans une région centrale dudit ensemble. Le niveau de métallisation supérieur (77) s'étend au-dessus des transistors de chaque ensemble de quatre cellules adjacentes. Le panneau comprend, pour chaque ensemble de quatre cellules adjacentes, un premier anneau conducteur (83) entourant les transistors, le premier anneau s'étendant du niveau de métallisation inférieur (75) jusqu'à l'électrode supérieure de chaque cellule avec interposition d'un matériau isolant (85).
-
-
-
-
-
-
-
-
-