-
公开(公告)号：EP0926930B1
公开(公告)日：2004-11-24
申请号：EP98309866.6
申请日：1998-12-02
Inventor： Wharton, Robert J. , Daniel, Eric R. , Brown, Joseph D.
CPC classification number: G01R31/316 , H05K1/0268 , H05K1/111 , H05K3/3436 , H05K13/08 , H05K2201/0761 , H05K2201/09345 , H05K2201/09772 , H05K2201/10106 , H05K2201/10734 , Y02P70/611
-
公开(公告)号：EP0926930A2
公开(公告)日：1999-06-30
申请号：EP98309866.6
申请日：1998-12-02
Applicant: Hewlett-Packard Company
Inventor： Wharton, Robert J. , Daniel, Eric R. , Brown, Joseph D.
CPC classification number: G01R31/316 , H05K1/0268 , H05K1/111 , H05K3/3436 , H05K13/08 , H05K2201/0761 , H05K2201/09345 , H05K2201/09772 , H05K2201/10106 , H05K2201/10734 , Y02P70/611
Abstract: A printed circuit board (10) has a first image (11). In the first image (11) there is a first ball grid array pattern (61) for attaching a first input/output ball grid array package. The first ball grid array pattern (61) includes a de-populated center area. A first surface insulation resistance pattern (62) is laid out within the de-populated center area of the first ball grid array pattern (61). A second ball grid array pattern (24) also may be contained within the first image (11). The second ball grid array pattern (24) is for attaching a second input/output ball grid array package. The second ball grid array pattern (24) has rows of interconnect pads (81). A second surface insulation resistance pattern (82) is laid out between the rows of interconnect pads (81).
Abstract translation: 印刷电路板（10）具有第一图像（11）。 在第一图像（11）中，存在用于附接第一输入/输出球栅阵列封装的第一球栅阵列图案（61）。 第一球栅阵列图案（61）包括去填充的中心区域。 第一表面绝缘电阻图案（62）布置在第一球栅阵列图案（61）的去填充的中心区域内。 第二球栅阵列图案（24）也可以包含在第一图像（11）内。 第二球栅阵列图案（24）用于附接第二输入/输出球栅阵列封装。 第二球栅阵列图案（24）具有一排互连焊盘（81）。 第二表面绝缘电阻图案（82）布置在互连焊盘（81）的行之间。
-
公开(公告)号：EP0495540B1
公开(公告)日：1996-05-08
申请号：EP92200010.4
申请日：1992-01-03
Applicant: Philips Patentverwaltung GmbH , Philips Electronics N.V.
Inventor： Kahlert, Joachim, Dr. , Noll, Joachim, Dr. , May, Klaus Peter
CPC classification number: H05K1/0253 , H05K1/0219 , H05K2201/0191 , H05K2201/0715 , H05K2201/093 , H05K2201/09309 , H05K2201/09345 , H05K2201/09618 , H05K2201/0969
-
公开(公告)号：EP0495540A3
公开(公告)日：1993-07-07
申请号：EP92200010.4
申请日：1992-01-03
Applicant: Philips Patentverwaltung GmbH , Philips Electronics N.V.
Inventor： Kahlert, Joachim, Dr. , Noll, Joachim, Dr. , May, Klaus Peter
CPC classification number: H05K1/0253 , H05K1/0219 , H05K2201/0191 , H05K2201/0715 , H05K2201/093 , H05K2201/09309 , H05K2201/09345 , H05K2201/09618 , H05K2201/0969
Abstract: Die Erfindung betrifft eine Viellagenplatine (10), insbesondere für Hochfrequenz mit mindestens einer äußeren planen dielektrischen Lage (20) zur Aufnahme von Verbindungsbahnen (12) gleichen Querschnitts und Komponenten (11) sowie weiteren abwechselnd geschichteten metallischen und dielektrischen Lagen zur Bildung einer Bezugsmasse und zur Spannungsversorgung der Verbindungsbahnen (12) und Komponenten (11) über Durchkontaktierungen.Um eine plane Fläche für die Verbindungsbahnen (12) und vorbestimmte Bereiche auf der Platine (10) zu schaffen, in denen bei Verwendung von Verbindungsbahnen (12) mit gleichem Querschnitt unterschiedliche Wellenwiderstände entstehen, hat mindestens die erste metallische Lage mindestens ein Fenster (15) und die darauffolgende metallische Lage eine dem Fensterbereich (14) des Fensters (15) entsprechende metallische Insel, die über eine vergrabene Durchkontaktierung mit der Bezugsmasse verbunden ist, wobei der Wellenwiderstand der Verbindungsbahnen (12) eine Funktion der resultierenden Dicke der wirksamen und im Fensterbereich (14) vermehrten dielektrischen Lagen (20) ist.
-
75.发明公开
公开(公告)号：EP0495540A2
公开(公告)日：1992-07-22
申请号：EP92200010.4
申请日：1992-01-03
Applicant: Philips Patentverwaltung GmbH , Philips Electronics N.V.
Inventor： Kahlert, Joachim, Dr. , Noll, Joachim, Dr. , May, Klaus Peter
CPC classification number: H05K1/0253 , H05K1/0219 , H05K2201/0191 , H05K2201/0715 , H05K2201/093 , H05K2201/09309 , H05K2201/09345 , H05K2201/09618 , H05K2201/0969
Abstract: Die Erfindung betrifft eine Viellagenplatine (10), insbesondere für Hochfrequenz mit mindestens einer äußeren planen dielektrischen Lage (20) zur Aufnahme von Verbindungsbahnen (12) gleichen Querschnitts und Komponenten (11) sowie weiteren abwechselnd geschichteten metallischen und dielektrischen Lagen zur Bildung einer Bezugsmasse und zur Spannungsversorgung der Verbindungsbahnen (12) und Komponenten (11) über Durchkontaktierungen.Um eine plane Fläche für die Verbindungsbahnen (12) und vorbestimmte Bereiche auf der Platine (10) zu schaffen, in denen bei Verwendung von Verbindungsbahnen (12) mit gleichem Querschnitt unterschiedliche Wellenwiderstände entstehen, hat mindestens die erste metallische Lage mindestens ein Fenster (15) und die darauffolgende metallische Lage eine dem Fensterbereich (14) des Fensters (15) entsprechende metallische Insel, die über eine vergrabene Durchkontaktierung mit der Bezugsmasse verbunden ist, wobei der Wellenwiderstand der Verbindungsbahnen (12) eine Funktion der resultierenden Dicke der wirksamen und im Fensterbereich (14) vermehrten dielektrischen Lagen (20) ist.
Abstract translation: 本发明涉及一种特别是用于射频的多层板（10），其具有至少一个用于保持具有相同横截面和部件（11）的连接轨道（12）的外部平坦介电层（20），以及进一步 交替分层的金属和电介质层，以便形成参考地，并且用于通过镀覆区域向连接轨道（12）和部件（11）供电。 为了在使用具有相同横截面的连接轨道（12）时为连接轨道（12）和板（10）上具有不同特性阻抗的预定区域创建平坦表面，至少第一金属层具有 至少一个窗口（15）和随后的金属层具有金属岛，其对应于窗口（15）的窗口区域（14）并且经由嵌入的通孔区域连接到参考地面，特征阻抗 所述连接轨道（12）是所述有效电介质层（20）的合成厚度的函数，其中在所述窗口区域（14）中存在更多的有效电介质层。
-
Patent Agency Ranking
公开(公告)号：WO2016194046A1
公开(公告)日：2016-12-08
申请号：PCT/JP2015/065571
申请日：2015-05-29
Applicant: 新電元工業株式会社
Inventor： 佐々木 光政
IPC: H02K11/00
CPC classification number: H05K1/0224 , H02K11/00 , H02K11/33 , H02P25/16 , H05K1/0203 , H05K1/181 , H05K5/0008 , H05K5/0026 , H05K2201/09027 , H05K2201/09063 , H05K2201/093 , H05K2201/09345 , H05K2201/09354 , H05K2201/1009 , H05K2201/10166 , H05K2201/10287 , H05K2201/1034 , H05K2201/10522
Abstract: 本発明の半導体装置は、円環状または部分円環状の基板（１２）と、基板（１２）に設けられ、モータの複数の相のうちの第一相を制御する第一相制御回路（１４）と、基板（１２）の周方向において第一相制御回路（１４）と隣接するように基板（１２）に設けられ、モータの複数の相のうち第一相とは異なる第二相を制御する第二相制御回路（１５）と、基板（１２）の径方向において第一相制御回路（１４）及び第二相制御回路（１５）の外周側と内周側との一方に配されているとともに第一相制御回路（１４）及び第二相制御回路（１５）に接続され基板（１２）の周方向にのびる電源配線（１８）と、基板（１２）の径方向において第一相制御回路（１４）及び第二相制御回路（１５）の外周側と内周側との他方に配されているとともに第一相制御回路（１４）及び第二相制御回路（１５）に接続され基板（１２）の周方向にのびるグランド配線（１９）とを備える。
Abstract translation: 该半导体器件设置有：环形或部分环形的衬底（12）; 第一相位控制电路（14），被提供给所述基板（12）并且控制马达的多相中的第一相位; 第二相位控制电路（15），其在所述基板（12）的圆周方向上设置到所述基板（12）以与所述第一相位控制电路（14）相邻，并且控制与所述基板 电动机多相之间的第一阶段; 布置在第一相位控制电路（14）和第二相位控制电路（15）的沿着基板（12）的径向方向的外周侧和内周侧之一的电源布线（18） 连接到第一相位控制电路（14）和第二相位控制电路（15），并且在基板（12）的周向延伸; 以及布置在第一相位控制电路（14）和第二相位控制电路（15）的另一方的基板（12）的径向方向上的接地布线（19） ，其连接到第一相位控制电路（14）和第二相位控制电路（15），并且在基板（12）的周向延伸。
-
公开(公告)号：WO2012039120A4
公开(公告)日：2012-08-02
申请号：PCT/JP2011005246
申请日：2011-09-16
Applicant: CANON KK , MIYAZAKI TOYOHIDE , KOYAMA KENJI
Inventor： MIYAZAKI TOYOHIDE , KOYAMA KENJI
IPC: H05K1/02 , H01L23/66 , H01L25/065 , H05K1/16
CPC classification number: H05K1/0216 , H01L23/49822 , H01L23/50 , H01L23/66 , H01L2223/6616 , H01L2924/0002 , H01L2924/1205 , H01L2924/14 , H05K1/0225 , H05K1/0233 , H05K1/0243 , H05K1/162 , H05K2201/093 , H05K2201/09345 , H05K2201/09663 , H01L2924/00
Abstract: A multi- layer printed circuit board (1) includes an embedded capacitor substrate composed of a power source conductor layer (4) and a ground conductor layer (3), the layers being disposed close to each other. The power source conductor layer has a first power source plane (8) to supply power to a circuit element, and a second power source plane (7) that is separated from the first power source plane by a gap ( 9 ) and functions as a main power source. The first power source plane is partially connected to the second power source plane by a connecting line (10). The ground conductor layer has an opening (12) at a position overlapping with a projected image when the connecting line is projected on the ground conductor layer. This structure suppresses propagation of the noise caused at the circuit element and reduces radiation noise in the printed circuit board.
Abstract translation: 多层印刷电路板（1）包括由电源导体层（4）和接地导体层（3）组成的嵌入式电容器基板，这些层彼此靠近设置。 电源导体层具有向电路元件供电的第一电源平面（8）和通过间隙（9）与第一电源面分离的第二电源面（7），并且作为 主电源。 第一电源平面通过连接线（10）部分地连接到第二电源平面。 当连接线投射在接地导体层上时，接地导体层在与投影图像重叠的位置处具有开口（12）。 该结构抑制在电路元件处产生的噪声的传播并且降低印刷电路板中的辐射噪声。
-
公开(公告)号：WO2012085735A2
公开(公告)日：2012-06-28
申请号：PCT/IB2011055563
申请日：2011-12-09
Applicant: KONINKL PHILIPS ELECTRONICS NV , CORNELISSEN HUGO JOHAN , CENNINI GIOVANNI , DEKKER TIM
Inventor： CORNELISSEN HUGO JOHAN , CENNINI GIOVANNI , DEKKER TIM
CPC classification number: F21V7/0083 , F21S8/00 , F21V7/00 , F21Y2105/10 , F21Y2115/10 , H05K1/162 , H05K1/189 , H05K3/10 , H05K2201/09345 , H05K2201/10106 , Y10T29/49155
Abstract: A lighting system comprises a circuit board which carries a lighting circuit comprising a plurality of lighting elements. The surface of the circuit board carrying the lighting elements is at least partially reflective. A spacer layer is over the circuit board and a top reflector is over the spacer layer. The spacer layer defines a light cavity air gap between the circuit board and the top reflector, and the top reflector and/or the circuit board is provided with an array of light out-coupling structures.
Abstract translation: 照明系统包括承载包括多个照明元件的照明电路的电路板。 携带照明元件的电路板的表面至少是部分反射的。 间隔层位于电路板上方，顶部反射器位于间隔层之上。 间隔层限定了电路板和顶部反射器之间的光腔气隙，并且顶部反射器和/或电路板设置有一个出光耦合结构的阵列。
-
公开(公告)号：WO2012039120A3
公开(公告)日：2012-05-18
申请号：PCT/JP2011005246
申请日：2011-09-16
Applicant: CANON KK , MIYAZAKI TOYOHIDE , KOYAMA KENJI
Inventor： MIYAZAKI TOYOHIDE , KOYAMA KENJI
IPC: H05K1/02 , H01L23/66 , H01L25/065 , H05K1/16
CPC classification number: H05K1/0216 , H01L23/49822 , H01L23/50 , H01L23/66 , H01L2223/6616 , H01L2924/0002 , H01L2924/1205 , H01L2924/14 , H05K1/0225 , H05K1/0233 , H05K1/0243 , H05K1/162 , H05K2201/093 , H05K2201/09345 , H05K2201/09663 , H01L2924/00
Abstract: A multi- layer printed circuit board (1) includes an embedded capacitor substrate composed of a power source conductor layer (4) and a ground conductor layer (3), the layers being disposed close to each other. The power source conductor layer has a first power source plane (8) to supply power to a circuit element, and a second power source plane (7) that is separated from the first power source plane by a gap ( 9 ) and functions as a main power source. The first power source plane is partially connected to the second power source plane by a connecting line (10). The ground conductor layer has an opening (12) at a position overlapping with a projected image when the connecting line is projected on the ground conductor layer. This structure suppresses propagation of the noise caused at the circuit element and reduces radiation noise in the printed circuit board.
Abstract translation: 多层印刷电路板（1）包括由电源导体层（4）和接地导体层（3）构成的嵌入式电容器基板，所述层彼此靠近布置。 电源导体层具有用于向电路元件供电的第一电源平面（8）和通过间隙（9）与第一电源平面隔开的第二电源平面（7），并且用作 主要电源。 第一电源平面通过连接线（10）部分地连接到第二电源平面。 当连接线投影在接地导体层上时，接地导体层在与投影图像重叠的位置处具有开口（12）。 这种结构抑制了在电路元件处引起的噪声的传播，并降低了印刷电路板中的辐射噪声。
-
公开(公告)号：WO2011074283A1
公开(公告)日：2011-06-23
申请号：PCT/JP2010/063208
申请日：2010-08-04
Applicant: 日本特殊陶業株式会社 , 中西 直也
Inventor： 中西 直也
CPC classification number: H05K1/0231 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L2224/16225 , H05K1/185 , H05K3/4602 , H05K2201/0187 , H05K2201/09345 , H05K2201/09609 , H05K2201/09627 , H05K2201/10674
Abstract: ビア導体群に接続不良が生じても電位の供給経路を確保して接続信頼性の向上が 可能なキャパシタ内蔵配線基板を提供する。 本発明のキャパシタ内蔵配線基板は、コア材１１にキャパシタ５０が収容さ れ、その上下に第１／第２ビルドアップ層１２、１３が形成され、第１の電位に接続される第１ビア導体群と、第２の電位に接続される第２ビア導体群とを備えている。キャパシタ５０の表面電極層５１には第１ビア導体群に接続される第１電極パターンと第２ビア導体群に接続される複数の第２電極パターンとが形成され、第１ビルドアップ層１２の近接導体層３１には、第１ビア導体群に接続される第１導体パターンと、第２ビア導体群に接続される複数の第２導体パターンとが形成される。第２電極パターンと第２導体パターンはともに所定数のビア導体を連結するパターン形状を有するが、延伸方向が互いに直交する。
Abstract translation: 公开了一种电容器配线基板，其即使在与通孔导体组的连接不良的情况下也能够确保电位的供给路径，能够提高连接的可靠性。 在配备有电容器的布线基板中，在芯材11中容纳电容器50，在芯部件11的上下形成有第一/第二积层（12,13），电容器 配线基板设置有：连接到第一电位的第一通孔导体组; 以及连接到第二电位的第二通路导体组。 在电容器（50）的表面电极层（51）中形成连接到第一通孔导体组的第一电极图案和连接到第二通孔导体组的多个第二电极图案。 连接到第一通孔导体组的第一导体图案和连接到第二通孔导体组的多个第二导体图案形成在与第一堆叠层（12）相邻的导电层（31）中。 第二电极图案和第二导体图案都具有连接规定数量的通路导体但具有相互正交的延伸方向的图案形状。
-
-
-
-
-
-
-
-
-
Search Results
226
records
(took 0.018 seconds)
