公开(公告)号：FR3149707A1

公开(公告)日：2024-12-13

申请号：FR2309178

申请日：2023-09-01

Applicant: ST MICROELECTRONICS INT NV

Inventor： URARD PASCAL ,  BAIN NATHAN

IPC: G06N3/063 ,  G06N3/02

Abstract: Quantification de poids dans un réseau de neurones La présente description concerne un circuit (500) configuré pour effectuer une opération de multiplication et accumulation dans une couche d’un réseau de neurones artificiel, l’opération prenant, en entrée, une valeur de donnée d’entrée et un poids, et dans lequel le poids est uniquement à valeur dans un ensemble limité constitué uniquement de la valeur 0, d’une pluralité de valeurs égales à , où est un entier, et d’une pluralité de valeurs, chacune égale au produit de par un nombre impair supérieur ou égal à 3. Figure pour l'abrégé : Fig. 5

公开(公告)号：FR3149398A1

公开(公告)日：2024-12-06

申请号：FR2305578

申请日：2023-06-02

Applicant: ST MICROELECTRONICS INT NV

Inventor： ESCH HELENE ,  BOURGOIN JEROME ,  FELTRIN ERIC

IPC: G05F1/10

Abstract: Régulateur de tension La présente description concerne un régulateur de tension (3) comprenant : une première sortie (300) destinée à être connectée à un élément capacitif (C) ; une source de courant (304) couplant la première sortie (300) à un premier noeud (306) configuré pour recevoir une tension d'alimentation (VDD), la source de courant étant configurée pour fournir un premier courant continu (I) uniquement lorsqu'un premier signal binaire (sig2) est à son premier état binaire ; un comparateur (308) configuré pour comparer une première tension (Vout) sur la première sortie (300) avec une tension de consigne (Vref) ; et un premier circuit (310) configuré, quand le comparateur (308) indique que la première tension (Vout) est inférieure à la tension de consigne (Vref), pour mettre le premier signal (sig2) à son premier état binaire pendant une première durée (Tload) fixe déterminée par la tension d'alimentation ou indépendante de la tension d'alimentation. Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3149132A1

公开(公告)日：2024-11-29

申请号：FR2305136

申请日：2023-05-24

Applicant: ST MICROELECTRONICS INT NV

Inventor： BIANCHI RAUL ANDRES ,  BUJ CHRISTEL MARIE-NOËLLE

IPC: H01L31/107 ,  H04N25/773

Abstract: Dispositif optoélectronique La présente description concerne un procédé de commande d'un dispositif optoélectronique (10) comprenant une diode (12) à effet d'avalanche déclenché par un photon individuel (SPAD) dans un substrat (14), la diode comprenant une première région (16), dopée d'un premier type de conductivité, affleurant une première face (14a) du substrat (14) et une deuxième région (18), dopée d'un deuxième type de conductivité, s'étendant de la première face (14a) à une deuxième face du substrat (14b), opposée à la première face (14a), le dispositif (10) comprenant une troisième région (18b) conductrice ou semiconductrice au niveau de la deuxième face (14b), le procédé comprenant l'application d'une tension de polarisation (Vca) à la troisième région (18b) de manière à générer un champ électrique accélérant les charges générées dans la diode. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3148862A1

公开(公告)日：2024-11-22

申请号：FR2304987

申请日：2023-05-19

Applicant: ST MICROELECTRONICS INT NV

Inventor： LECOQ XAVIER ,  RAZAFINDRAIBE ALIN

IPC: G11C11/56 ,  G11C7/14

Abstract: Procédé de gestion du fonctionnement d’une cellule-mémoire non volatile multi-niveaux, la cellule-mémoire (MLB) comportant N niveaux, N étant pair et supérieur à deux, correspondant respectivement à N données logiques susceptibles d’être stockées dans la cellule-mémoire et à N plages de courants de lecture correspondantes, le procédé comprenant une lecture de la donnée stockée dans la cellule-mémoire comportant des comparaisons successives d’un courant de lecture (Iread) délivré par la cellule-mémoire avec des courants de référence (Iref) choisis dans un jeu de de N-1 courants de référence ayant des valeurs respectivement situées entre deux plages successives différentes, à l’aide d’un algorithme dichotomique commençant par le courant de référence ayant la valeur médiane. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3107412A1

公开(公告)日：2021-08-20

申请号：FR2101433

申请日：2021-02-15

Applicant: ST MICROELECTRONICS INT NV

Inventor： BLAMON GUILLAUME ,  PICARD EMMANUEL ,  BOYAVALLE CHRISTOPHE

IPC: H03H3/00 ,  H03F1/00 ,  H04B15/00

Abstract: Le circuit intégré comporte un amplificateur de puissance (PA) une antenne (ANT), et un réseau d’adaptation et de filtrage (MFN) comportant un étage d’alimentation en courant continu (DCFD) sur un nœud de sortie de l’amplificateur de puissance (PA), une première section (SCT1), et une deuxième section (SCT2). L’étage d’alimentation en courant continu (DCFD) et les deux sections comportent des montages inductif-capacitif « LC » configurés pour présenter une impédance adaptée à la sortie de l’amplificateur de puissance (PA) dans la bande de fréquences fondamentale. Les montages LC de l’étage d’alimentation en courant continu (DCFD) et de la première section (SCT1) sont en outre configurés pour avoir des fréquences de résonance respectivement adaptées pour atténuer des bandes de fréquences d’harmoniques de la bande de fréquences fondamentale. Figure pour l’abrégé : Fig 1

公开(公告)号：BRPI0721441B1

公开(公告)日：2018-10-30

申请号：BRPI0721441

申请日：2007-03-12

Applicant: INCARD SA ,  ST MICROELECTRONICS INT NV ,  ST MICROELECTRONICS NV

Inventor： PAOLO DI IORIO

IPC: G06K9/00

Abstract: método e aparelho para detectar possíveis correlaçoes entre padrãoes de sinal a invenção refere-se a um método para detectar possíveis correlações entre padrões de sinal de um sinal de energia (s) utilizado por um dispositivo eletronico durante a execução de operações, compreendendo: o estabelecimento de pares de janelas (w~ i~, w~ j~) incluindo respectivos pares de seqúéncias (s~ i~, s~ j~) de valores amostrados (s~ h~); valores de computação (c(i,j)) de correlações (r) entre os respectivos pares de sequências (s~ i~, s~ j~). cada um dos valores (c(i,j))) é determinado por computação de um valor máximo de correlação (max~ k~(r(s~ i~, s~ i~^ k^)>) entre uma sequência (s~ i~) de um par (s~ i~, s~ j~) e uma pluralidade de sequências (s~ i~^ k^) de valores amostrados incluídos em janelas móveis correspondentes (w~ i~^ k^).

公开(公告)号：FR3056365A1

公开(公告)日：2018-03-23

申请号：FR1658755

申请日：2016-09-19

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS INT NV

Inventor： TRIPATHI ALOK KUMAR ,  VERMA AMIT ,  URARD PASCAL

IPC: H03K3/356

Abstract: Le circuit de bascule synchrone de rétention (CBSR) comprend un premier module (M1) adapté à être alimenté par une source d'alimentation interruptible (SAI) et un deuxième module (M2) adapté à être alimenté par une source d'alimentation permanente. Le premier module (M1) comporte un premier étage de verrou (EV1) et un deuxième étage de verrou (EV2) configurés pour stocker au moins une donnée (D) en présence de ladite source d'alimentation interruptible (SAI), des moyens de transmission adaptés à être commandés et configurés pour délivrer ladite au moins une donnée au deuxième module avant une coupure de ladite source d'alimentation interruptible, le deuxième module (M2) étant configuré pour conserver ladite au moins une donnée (D) pendant ladite coupure, et des moyens de restitution (MR) configurés pour permettre une restitution de ladite au moins une donnée (D) via un seul des deux étages de verrou (EV1).

公开(公告)号：FR3027754B1

公开(公告)日：2017-12-22

申请号：FR1460249

申请日：2014-10-24

Applicant: ST MICROELECTRONICS INT NV

Inventor： TUDOSE ANDREI

IPC: H04L12/26 ,  H04B5/00 ,  H04L29/06

公开(公告)号：BR112013016748A2

公开(公告)日：2016-10-11

申请号：BR112013016748

申请日：2011-12-23

Applicant: ST MICROELECTRONICS INT NV

Inventor： VENEROSO AMEDEO ,  VARONE FRANCESCO ,  VASTANO PASQUALE ,  STASIO VITANTONIO DI

IPC: G06F12/02

Abstract: método para controlar um número de ciclos de escrita suportado por uma porção e cartão com circuito integrado a presente invenção refere-se a um método e sistema para controlar um número de ciclos de escrita suportado por uma célula ou porção (11) de uma memória não volátil (4) de um cartão com circuito integrado (10), incluindo as etapas de contar os acessos de escrita da porção de memória (11) e armazenar um primeiro contador (21) dos acessos de escrita em outra porção (21) de dita memória não volátil (4). o método compreende acoplar o primeiro contador (21) a um segundo contador ou valor (31) associado a uma ram (4) (memória de acesso aleatório) do cartão com circuito integrado (10), em que o segundo contador ou valor (31) é atualizado cada vez que os acessos de escrita ocorrerem na dita célula ou porção (11) a ser controlada e o primeiro contador (21) é escrito na outra porção de memória não volátil somente quando o segundo contador ou valor (21) corresponder a um valor predeterminado.

公开(公告)号：DE102015120274A1

公开(公告)日：2016-09-08

申请号：DE102015120274

申请日：2015-11-23

Applicant: ST MICROELECTRONICS INT NV

Inventor： SOCOL CONSTANTIN ,  ORSATTI DANIEL

IPC: H04L29/06 ,  H04L12/24

Abstract: Ein NFC-Transponder enthält eine NFC-Steuereinheit, mit einem abgesicherten Element, das mit der NFC-Steuereinheit gekoppelt ist. Das abgesicherte Element soll erste Konfigurationsdaten an die NFC-Steuereinheit senden, und keine zweiten Konfigurationsdaten. Die ersten Konfigurationsdaten umfassen Daten, die durch die NFC-Steuereinheit zu verwenden sind, um Antworten auf anfängliche Abfrage- und Antikollisionsbefehle von einer externen NFC-Vorrichtung zu generieren, und keine Daten, die durch die NFC-Steuereinheit bei der Verarbeitung eines Befehls von der externen NFC-Vorrichtung, der die Verwendung eines Protokolls einer oberen Schicht beinhaltet, zu verwenden sind. Die zweiten Konfigurationsdaten umfassen Daten, die durch die NFC-Steuereinheit bei der Verarbeitung eines Befehls, der die Verwendung eines Protokolls einer oberen Schicht beinhaltet, von der externen NFC-Vorrichtung zu verwenden sind.