公开(公告)号：KR101368694B1

公开(公告)日：2014-03-03

申请号：KR1020080006501

申请日：2008-01-22

Applicant: 삼성전자주식회사

Inventor： 조경래 ,  공준진 ,  송승환 ,  박윤동 ,  김종한 ,  김재홍 ,  이영환 ,  은희석

IPC: G11C16/10 ,  G11C16/34 ,  G11C16/06

CPC classification number: G11C11/5628 ,  G11C29/00 ,  G11C2216/14

Abstract: 메모리 프로그래밍 장치 및 방법이 제공된다. 본 발명의 메모리 프로그래밍 장치는 데이터 페이지를 저장하는 데이터 저장부, 상기 데이터 페이지로부터 하나 이상의 기준 문턱 전압 상태 각각의 개수를 계수하여 인덱스 정보를 생성하는 제1 계수부, 상기 생성된 인덱스 정보를 저장하는 인덱스 저장부, 및 상기 데이터 저장부에 상기 데이터 페이지를 저장하고, 상기 인덱스 저장부에 상기 생성된 인덱스 정보를 저장하는 프로그래밍부를 포함하는 것을 특징으로 하며, 이를 통해 메모리 셀의 문턱 전압의 산포 상태를 모니터할 수 있다.
멀티 비트 셀, 멀티 레벨 셀, 멀티 비트 프로그래밍, 산포 상태

公开(公告)号：KR1020110017718A

公开(公告)日：2011-02-22

申请号：KR1020090075334

申请日：2009-08-14

Applicant: 삼성전자주식회사

Inventor： 은희석 ,  김종한 ,  김재홍 ,  채동혁 ,  송승환 ,  유한웅 ,  공준진 ,  이영환 ,  조경래 ,  김용준

IPC: G11C16/04 ,  G11C16/10 ,  G11C16/26 ,  G11C16/30

CPC classification number: G11C11/5628 ,  G11C11/5642 ,  G11C16/04 ,  G11C16/10 ,  G11C16/26 ,  G11C16/30

Abstract: PURPOSE: A flash memory device, a program method thereof, and a read-out method thereof are provided to program at least N+1 bits in a single memory cell by sequentially executing a programming process for the upper program state and the lower program state of an N-th page. CONSTITUTION: A flash memory device comprises a control logic(160) and a bit level conversion control circuit(180). The control logic controls a program or read-out process regarding the first or N bit of data in response to a program command or read-out command. When the program or read-out process regarding the first or N bit of the data is completed, the bit level conversion control circuit executes a program or read-out process for an N+1 bit of the data in response to a control signal.

Abstract translation: 目的：提供一种闪速存储器件，其编程方法及其读出方法，用于通过依次执行用于上位程序状态和较低程序状态的编程处理来对单个存储器单元中的至少N + 1位进行编程 的第N页。 构成：闪速存储器件包括控制逻辑（160）和位电平转换控制电路（180）。 响应于程序命令或读出命令，控制逻辑控制关于第一或N位数据的程序或读出处理。 当关于数据的第一或N位的程序或读出处理完成时，位电平转换控制电路响应于控制信号执行数据的N + 1位的程序或读出处理。

公开(公告)号：KR1020100052159A

公开(公告)日：2010-05-19

申请号：KR1020080111056

申请日：2008-11-10

Applicant: 삼성전자주식회사

Inventor： 송승환 ,  김재홍 ,  조경래 ,  김용준 ,  공준진 ,  김종한

IPC: G11C16/26 ,  G11C16/30 ,  G11C16/32

CPC classification number: G11C16/26 ,  G11C11/5642 ,  G11C29/00 ,  G11C2211/5634 ,  G11C7/1051 ,  G11C16/30 ,  G11C16/3418

Abstract: PURPOSE: A nonvolatile semiconductor memory device, a memory card thereof, a memory system thereof, and a read voltage estimation method thereof are provided to prevent data error due to the change of read voltage by estimating optimum read voltage through comparing data information during a program process and a read process. CONSTITUTION: A memory cell array(110) comprises a plurality of memory cells. A read voltage estimating unit(20) compares data information during a program process and a read process. The read voltage estimating unit estimates optimum read voltage by changing the read voltage based on the comparison result. A read voltage generating unit(10) generates a corresponding read voltage in response to a control signal of the read voltage estimating unit. A reference data storage unit stores the reference data drawn from program data.

Abstract translation: 目的：提供一种非易失性半导体存储器件，其存储卡，其存储器系统及其读取电压估计方法，以通过在程序期间比较数据信息来估计最佳读取电压，以防止由于读取电压的变化引起的数据错误 过程和阅读过程。 构成：存储单元阵列（110）包括多个存储单元。 读取电压估计单元（20）在程序处理和读取处理期间比较数据信息。 读取电压估计单元通过基于比较结果改变读取电压来估计最佳读取电压。 读取电压产生单元（10）响应于读取电压估计单元的控制信号产生相应的读取电压。 参考数据存储单元存储从程序数据中提取的参考数据。

公开(公告)号：KR100950646B1

公开(公告)日：2010-04-01

申请号：KR1020030072176

申请日：2003-10-16

Applicant: 삼성전자주식회사

Inventor： 주용싱 ,  김종한

IPC: H04L27/26

CPC classification number: H04L25/0226 ,  H04B7/0413 ,  H04L1/0618 ,  H04L27/2607 ,  H04L27/2613 ,  H04L27/2628 ,  H04L27/2656

Abstract: 본 발명은 MIMO OFDM 통신 시스템에서 프레임 동기화와 채널 추정을 위한 프리앰블을 전송하는 방법 및 장치에 관한 것이다. Q개의 송신 안테나들을 사용하는 직교 주파수 분할 다중(OFDM) 통신 시스템은 주기적 프리픽스와 주기 T를 가지는 직교 시퀀스 S(t)로 구성되는 프리앰블 시퀀스를 생성한다. 송신 안테나들의 개수 Q가 미리 정해지는 기준값 M보다 작거나 같은 경우, k번째 안테나로 전송되는 프리앰블 시퀀스는 S(t-(k-1)T/M)이고, 송신 안테나들의 개수 Q가 미리 정해지는 기준값 M보다 큰 경우, k번째 안테나로 전송되는 프리앰블 시퀀스는 k가 M보다 작거나 같으면 S(t-(k-1)T/M)이고 k가 M보다 크면 전송주기 PS에 따라 (-1)
(PS-1) S(t-(kM-1)T/M)이다. 상기 프리앰블 시퀀스들은 각각의 안테나들로부터 적어도 2회의 전송주기들 동안 반복하여 전송된다. 이러한 본 발명에 따른 프리앰블 구조는 프리앰블의 길이를 융통성 있게 제어 가능하기 때문에 버스트 및 고이동성의 통신에 보다 적합하며, 시퀀스들을 시간적으로 반복하기 때문에 프레임 동기화 및 클럭 옵셋 동기화에 매우 양호한 성능을 나타낸다.
MIMO, OFDM, MIMO OFDM, PREAMBLE SEQUENCE, CHANNEL ESTIMATION, FRAME SYNCHRONIZATION

公开(公告)号：KR1020090035988A

公开(公告)日：2009-04-13

申请号：KR1020070101061

申请日：2007-10-08

Applicant: 삼성전자주식회사

Inventor： 조경래 ,  공준진 ,  김종한 ,  이승훈 ,  이영환 ,  변성재 ,  박주희

IPC: G06F9/46

CPC classification number: G11C11/5628 ,  G11C2211/5647

Abstract: An apparatus and a method of multi-bit programming are provided to precisely control the distribution of threshold voltage when storing data at a multilevel cell memory by applying a new multilevel programming technique to a multilevel cell memory. A page buffer(510) stores first data of a page programming operation, and an input controller(520) determines whether or not the first data are switched based on the numbers, 1, 0, indicated in the first data including at least one bit. The input controller generates second data depending on whether or not the first data are switched, and stores the generated data at a page buffer. A page programming unit(530) programs the second data stored at the page buffer to at least one multi-bit cell, and a flag storage(550) stores a flag corresponding to the switching of the first data. An output controller(560) receives the flag from the flag storage and the second data from the multi-bit cell, and restores the first data from the second data based on the flag.

Abstract translation: 提供了一种多位编程的装置和方法，用于通过向多级单元存储器应用新的多级编程技术来在多级单元存储器中存储数据时精确地控制阈值电压的分布。 页面缓冲器（510）存储页面编程操作的第一数据，并且输入控制器（520）基于在包括至少一个位的第一数据中指示的数字1,0来确定第一数据是否被切换 。 输入控制器根据第一数据是否切换生成第二数据，并将生成的数据存储在页缓冲器中。 页面编程单元（530）将存储在页面缓冲器处的第二数据编程到至少一个多位单元，并且标志存储（550）存储与第一数据的切换相对应的标志。 输出控制器（560）从标志存储器接收标志和来自多位单元的第二数据，并且基于该标志从第二数据恢复第一数据。

公开(公告)号：KR100781371B1

公开(公告)日：2007-11-30

申请号：KR1020020001203

申请日：2002-01-09

Applicant: 삼성전자주식회사

Inventor： 김종한

IPC: H04L12/24

Abstract: ADSL시스템에서의 중앙국측 전송장치의 파워관리장치, 파워관리기능을 구비한 중앙국측 전송장치 및 그 파워관리방법이 개시된다. 무효셀 감시부는 중앙국측 전송장치에 유효하지 않은 무효셀 데이터가 송신 또는 수신되는지 주기적으로 감시한다. 무효셀 카운터는 무효셀 감시부에서 인식된 무효셀 데이터의 갯수를 계수한다. 파워모드설정부는 무효셀 카운터에서 소정 개수 이상의 무효셀 데이터가 계수되면, 중앙국측 전송장치의 파워모드를 통상의 파워보다 감소한 파워절약모드로 설정하도록 통지한다. 이에 의해, 네트워크의 링크는 액티브하게 유지하면서 ATU-C 및 ATU-R의 저전력화가 가능하다.

公开(公告)号：KR100770899B1

公开(公告)日：2007-10-26

申请号：KR1020010062865

申请日：2001-10-12

Applicant: 삼성전자주식회사

Inventor： 김종한 ,  배상민 ,  조영권 ,  안성우

IPC: H04B7/216

Abstract: 본 발명은 다중레벨 변조방식을 지원하는 이동통신 시스템의 복조방법 및 장치에 관한 것이다. PN 역확산기가 해당 PN 코드를 가지고 수신 신호를 PN 역확산하면, 채널 추정기는 상기 PN 역확산된 신호를 이용하여 파일럿 채널 신호를 추출하고 페이딩에 의한 상기 파일럿 채널 신호의 왜곡을 나타내는 채널 추정신호를 구한다. 왈시 역확산기는 해당 채널의 왈시 코드를 가지고 상기 PN 역확산된 신호를 왈시 역확산하여 데이터 심볼들을 생성한다. 심볼 복조기는 상기 채널 추정신호를 이용하여 상기 데이터 심볼들의 위상왜곡을 보상하며, 상기 채널 추정신호의 에너지 값에 미리 정해지는 참조값 및 소정의 채널 이득을 곱함으로써 상기 위상 보상으로 인해 발생하는 진폭왜곡 추정값을 추정하고, 상기 위상 보상된 데이터 심볼과 상기 진폭왜곡 추정값을 이용하여 연판정값을 계산한다. 블럭 디인터리버는 상기 연판정값을 프레임 단위로 수집하여 블럭 디-인터리빙하며 채널 복호화기는 상기 블럭 디-인터리빙된 신호를 복호화하여 원래의 패킷 데이터를 복원한다.
multi-level modulation, 8PSK, 16QAM, 64QAM, soft decision value, channel estimation

公开(公告)号：KR1020060035159A

公开(公告)日：2006-04-26

申请号：KR1020040084520

申请日：2004-10-21

Applicant: 삼성전자주식회사

Inventor： 고재근 ,  김종한

IPC: H01L21/66

CPC classification number: H01J37/28 ,  H01J2237/2801 ,  H01L22/12

Abstract: 반도체 기판 상에 형성된 패턴을 검사하는 기판 검사 장치에 있어서, 제1 광학현미경은 스테이지 상에 지지된 기판의 제1 촬상 영역에 대한 제1 이미지를 획득한다. 제2 광학현미경은 상기 제1 광학현미경으로부터 수평 방향으로 이격되어 배치되어 상기 제1 촬상 영역을 제외한 나머지 영역을 포함하는 제2 촬상 영역에 대한 제2 이미지를 획득한다. 상기 기판 상으로 전자빔을 조사하고 상기 기판으로부터 방출된 이차 전자를 검출하여 상기 기판에 대한 검사 공정을 수행하기 위한 검사 유닛을 포함한다. 이로써 상기 수평 방향으로 서로 이격되어 배치된 두 개의 광학현미경이 부착된 기판 검사 장치를 제공한다. 상기 두 개의 광학현미경으로 이용하면 상기 기판 상에 형성된 모든 패턴을 상기 광학 현미경을 이용하여 용이하게 관찰할 수 있다.

公开(公告)号：KR1020060022474A

公开(公告)日：2006-03-10

申请号：KR1020040071310

申请日：2004-09-07

Applicant: 삼성전자주식회사 ,  학교법인연세대학교

Inventor： 김지형 ,  홍대식 ,  이동준 ,  김종한 ,  박병준 ,  박종애

IPC: H04J11/00

CPC classification number: H04B7/0842 ,  H04B7/04 ,  H04B7/0851 ,  H04L25/0204 ,  H04B7/0413 ,  H04L25/0224

Abstract: 본 발명은 다수의 송신 안테나들과, 다수의 수신 안테나들을 구비하는 다중 입력 다중 출력(MIMO: Multiple Input Multiple Output) 방식을 사용하는 이동 통신 시스템에서, 수신단에서 채널 추정을 위한 송신단에서의 채널 추정 신호 송신 방법에 있어서, 상기 다수의 송신 안테나들 각각에서 제1 프레임 전송구간에서는 동일한 채널 추정 신호들을, 제2 프레임 전송구간에서는 송신 안테나들 수에 상응한 소정의 채널 추정 신호들을 구성하여 송신하는 과정을 포함함을 특징으로 한다.

다중 입력 다중 출력, 직교 주파수 분할 다중, 채널 추정, 프리앰블

公开(公告)号：KR1020050036485A

公开(公告)日：2005-04-20

申请号：KR1020030072176

申请日：2003-10-16

Applicant: 삼성전자주식회사

Inventor： 주용싱 ,  김종한

IPC: H04L27/26

CPC classification number: H04L25/0226 ,  H04B7/0413 ,  H04L1/0618 ,  H04L27/2607 ,  H04L27/2613 ,  H04L27/2628 ,  H04L27/2656

Abstract: 본 발명은 MIMO OFDM 통신 시스템에서 프레임 동기화와 채널 추정을 위한 프리앰블을 전송하는 방법 및 장치에 관한 것이다. Q개의 송신 안테나들을 사용하는 직교 주파수 분할 다중(OFDM) 통신 시스템은 주기적 프리픽스와 주기 T를 가지는 직교 시퀀스 S(t)로 구성되는 프리앰블 시퀀스를 생성한다. 송신 안테나들의 개수 Q가 미리 정해지는 기준값 M보다 작거나 같은 경우, k번째 안테나로 전송되는 프리앰블 시퀀스는 S(t-(k-1)T/Q)이고, 송신 안테나들의 개수 Q가 미리 정해지는 기준값 M보다 큰 경우, k번째 안테나로 전송되는 프리앰블 시퀀스는 k가 M보다 작거나 같으면 S(t-(k-1)T/Q)이고 k가 M보다 크면 전송주기 PS에 따라 (-1)
(PS-1) S(t-(k-1)T/Q)이다. 상기 프리앰블 시퀀스들은 각각의 안테나들로부터 적어도 2회의 전송주기들 동안 반복하여 전송된다. 이러한 본 발명에 따른 프리앰블 구조는 프리앰블의 길이를 융통성 있게 제어 가능하기 때문에 버스트 및 고이동성의 통신에 보다 적합하며, 시퀀스들을 시간적으로 반복하기 때문에 프레임 동기화 및 클럭 옵셋 동기화에 매우 양호한 성능을 나타낸다.