公开(公告)号：KR1020010026125A

公开(公告)日：2001-04-06

申请号：KR1019990037313

申请日：1999-09-03

Applicant: 삼성전자주식회사

Inventor： 이창원 ,  나영섭 ,  남정림 ,  정우인

IPC: H01L21/3205

Abstract: PURPOSE: A method for manufacturing a tungsten interconnection of a semiconductor device is provided to prevent a photoresist pattern from being fallen, by using a hard mask pattern composed of a titanium nitride layer in patterning the tungsten layer. CONSTITUTION: A tungsten layer is formed on a semiconductor substrate(100). A hard mask layer composed of a titanium nitride layer(330) is formed on the tungsten layer. A deep ultraviolet photoresist pattern is formed on the hard mask layer by a photo process intervening an anti-reflecting coating(ARC) layer. The ARC layer and the hard mask layer exposed by the deep ultraviolet photoresist pattern are sequentially etched to form a hard mask pattern. The tungsten layer exposed by the hard mask pattern is patterned to form a tungsten pattern(401). The hard mask pattern is eliminated.

Abstract translation: 目的：提供一种用于制造半导体器件的钨互连的方法，以通过在图案化钨层中使用由氮化钛层构成的硬掩模图案来防止光致抗蚀剂图案掉落。 构成：在半导体衬底（100）上形成钨层。 在钨层上形成由氮化钛层构成的硬掩模层（330）。 通过插入抗反射涂层（ARC）层的光刻工艺在硬掩模层上形成深紫外光致抗蚀剂图案。 依次蚀刻通过深紫外线光致抗蚀剂图案曝光的ARC层和硬掩模层以形成硬掩模图案。 通过硬掩模图案曝光的钨层被图案化以形成钨图案（401）。 硬掩模图案被消除。

公开(公告)号：KR200143430Y1

公开(公告)日：1999-06-15

申请号：KR2019950034439

申请日：1995-11-20

Applicant: 삼성전자주식회사

Inventor： 남정림 ,  이창환

IPC: H01L21/027

Abstract: 본 고안은 화학증폭형 포토레지스트의 패턴을 웨이퍼상에 형성하는 데 사용되는 반도체소자의 제조장치인 클러스터 시스템에 관한 것으로서, 그 구성은 노광부(10)와 트랙부(20)가 일원화되어 있고, 그리고 상기 트랙부(20)를 외부의 공기와 밀폐시키는 일체화된 보호수단(30)이 형성되어 있다.
상술한 본 고안의 클러스터 시스템에 의하면, 상기 일체화된 보호막(30)에 의해 시스템외부로부터 유입될 수 있는 외부공기(32)를 가능한한 차단시킬수 있고, 그리고 시스템외부로부터 공기(32)가 상기 트랙부(20)와 상기 보호막(30)사이에 유입되어 있다하더라도 하류방식의 배기용 팬(31)의 작동으로 유입된 공기(33)를 강제적으로 배출시킬 수 있다. 또한, 공기의 강제적 배출에 의하여 더욱 양압이 되도록 하여 안정된 공정을 진행시킬수 있고, 그리고 유입된 외부공기를 상기 배기용 팬(31)에 의해서 강제적으로 배출시키므로서 포토마스킹공정의 실행시에 외부공기에 노출된 다음 다시 정상작동되기까지의 시간을 단출시킬 수 있다.

公开(公告)号：KR1019980015733A

公开(公告)日：1998-05-25

申请号：KR1019960035171

申请日：1996-08-23

Applicant: 삼성전자주식회사

Inventor： 여기성 ,  남정림

IPC: G03F7/20

Abstract: 포토레지스트 패터닝 시 발생하는 감광막의 버닝(burning) 현상을 방지할 수 있는 레지스트 패턴의 형성방법이 개시된다. 본 발명은 반도체 웨이퍼 상에 감광막을 도포한 후 식각하여 미세한 레지스트 패턴을 형성하는 방법에 있어서, 상기 감광막 도포 후 레지스트 패턴의 써멀 플로우(Resist Thermal Flow) 량을 조절하기 위하여, 충분한 양의 DUV(deep ultra violet) 노광공정을 수행하는 단계와, 상기 레지스트 패턴의 버닝(burning)을 방지하기 위하여, 고온 베이크 공정을 부가하여 패턴을 경화시킨 후, 식각 공정을 수행한다.

公开(公告)号：KR1019970072198A

公开(公告)日：1997-11-07

申请号：KR1019960012501

申请日：1996-04-24

Applicant: 삼성전자주식회사

Inventor： 김진하 ,  남정림 ,  유영훈

IPC: H01L21/324

Abstract: 방열 웨이퍼 및 이를 이용한 반도체 장비의 온도 조절방법에 대하여 기재하고 있다. 본 발명은 일면에는 평탄면을, 타면에는 중심으로부터 일정 거리의 다수의 동심형 홈을 가지는 소정 두께의 원판형 방열 웨이퍼 및 이를 사용하여 트랙형 반도체 제조장비의 핫 플레이트의 온도를 신속하게 냉각시키는 방법을 제공한다.
따라서, 본 발명에 의하면 핫 플레이트의 온도를 빠르게 낮추면서도 안정되게 조절할 수 있으며, 빨리 열 평형상태에 도달하기 위해서는 온도 조절이 가능한 냉각장치를 상기 베이크 오븐에 별도로 설치할 필요가 없다.

公开(公告)号：KR1019970072011A

公开(公告)日：1997-11-07

申请号：KR1019960012512

申请日：1996-04-24

Applicant: 삼성전자주식회사

Inventor： 조성묵 ,  남정림

IPC: H01L21/027

Abstract: 웨이퍼 베이크 방법 및 베이크 장치에 관하여 기재하고 있다. 이는, 반도체 제조공정 중 베이크 오븐을 이용하여 웨이퍼를 베이크하는 방법에 있어서, 베이크 오븐에 장착된 상기 웨이퍼를 상기 베이크 오븐을 가열함과 동시에 회전시키는 것을 특징으로 한다. 따라서, CD의 균일성이 개선될 수 있다.

公开(公告)号：KR1019970071126A

公开(公告)日：1997-11-07

申请号：KR1019960009696

申请日：1996-04-01

Applicant: 삼성전자주식회사

Inventor： 이동선 ,  남정림

IPC: G03F7/00

Abstract: 이중 포토레지스트(Double photoresist)를 이용하여 패턴의 해상도 및 균일도를 개선한 패턴 형성방법이 개시된다. 본 발명은 제1레지스트 도포 및 노광/현상 공정을 통하여 1차 포토레지스트 패턴을 형성하는 단계와, 상기 1차 포토레지스트 패턴의 표면을 경화 처리하는 단계, 및 결과물 전면에 제2레지스트 도포 및 노광/현상 공정을 통하여 2차 포토레지스트 패턴을 형성하는 단계를 구비하여, 얇은 두께를 갖는 1차 레지스트 패턴에 의해 패턴의 해상도를 향상시킴과 아울러 2차 레지스트막의 도포에 의해 패턴의 평탄도 및 오정렬에 의해 마아진을 향상시킬 수 있다.

公开(公告)号：KR1019970052551A

公开(公告)日：1997-07-29

申请号：KR1019950059297

申请日：1995-12-27

Applicant: 삼성전자주식회사

Inventor： 남정림

IPC: H01L21/288

Abstract: 본 발명은 반도체 장치의 비트라인 콘택되는 콘택홀을 형성하는 공정에서 발생하는 언더컷으로 인해 장벽금속막이 단락되는 것을 방지할 수 있는 반도체장치의 제조방법에 관한 것으로, 반도체 기판상에 패드전극을 형성하는 공정과; 상기 패드전극을 포함하여 상기 반도체 기판상에 제1층간절연막을 형성하는 공정과; 상기 제1층간절연막을 평탄화하는 공정과; 상기 제1층간절연막상에 반사방지막을 형성한는 공정과; 상기 반사 방지막상에 고온산화막을 형성하는 공정과; 상기 고온산화막, 반사방지막, 그리고 제1층간절연막을 순차적으로 식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀내의 자연산화막을 세정공정으로 제거하는 공정과; 상기 콘택홀을 포함하여 상기 고온산화막상에 장벽금속박막을 형성하는 공정과; 상기 콘택홀을 충전하면서 상기 장벽금속박막상에 비트라인용 금속막을 형성하는 공정과; 상기 금속막과 상기 장벽금속박막을 상기 고온산화막의 표면이 드러날때까지 평탄화하는 공정과; 상기 평탄화된 금속막을 포함하여 상기 고온산화막상에 제2층간절연막을 형성하는 공정을 포함하고 있다. 이와같은 방법에 의해서, 콘택홀내의 자연산화막을 세정하는 불산 클리닝 공정에서 발생하는 언더컷 현상을 방지할 수 있고, 이에 따라, 반사방지막상의 Si성분이 비트라인으로 형성될 텅스텐막으로 확산되는 것을 방지하는 역활을 맡는 장벽금속박막이 단락되는 문제점을 해결할 수 있다.

公开(公告)号：KR1019970051892A

公开(公告)日：1997-07-29

申请号：KR1019950059250

申请日：1995-12-27

Applicant: 삼성전자주식회사

Inventor： 이동선 ,  남정림

IPC: H01L21/027

Abstract: 본 발명은 반도체기판상에 하나의 포토마스크를 사용하여 두개의 회로패턴을 형성할 수 있는 감광막패턴의 형성방법에 관한 것으로서, 그 방법은 제1마스크패턴과 제2마스크패턴이 소정간격을 갖고 교대로 형성되어 있고, 상기 제1마스크패턴의 콘택패드형성영역들사이에 상기 제2마스크패턴의 콘택패드형성영역이 형성되어 있으며, 상기 제1,2마스크패턴사이에서 제1영역과 제2영역이 형성되어 있고, 그리고 상기 제2영역이 제1영역보다 상대적으로 긴 간격을 갖는 포토마스크를 사용하여 회로패턴을 형성한 다음, 그 회로패턴상에 형성된 포토 레지스트를 상기 포토마스크를 사용하여 과노광하여 상기 제2영역에서 소정 넓이를 갖는 감광막패턴을 형성하는 단계를 포함한다. 이러한 방법에 의하면, 하나의 포토마스크를 사용하여 두개의 회로패턴을 형성할 수 있어서, 포토마스크의 오정렬을 근본적으로 해결할 수 있을 뿐만아니라 정밀한 회로패턴을 형성할 수 있다.

公开(公告)号：KR1019970048925A

公开(公告)日：1997-07-29

申请号：KR1019950057028

申请日：1995-12-26

Applicant: 삼성전자주식회사

Inventor： 남정림

IPC: G03F1/84 ,  G03F1/38

Abstract: 촛점심도 마진 및 해상도를 증가시킬 수 있는 DLC(dummy fined mask) 마스크에 관하여 개시한다. 본 발명은 마스크 기판에 콘택용 마스크 패턴과 더미용 마스크 패턴을 갖는 DLC 마스크에 있어서, 상기 콘택용 마스크 패턴은 상기 마스크 기판의 제1영역에 형성되고, 상기 더미용 마스크 패턴은 상기 마스크 기판의 제2영역에 형성된 것을 특징으로 하는 DLC 마스크를 제공한다. 본 발명은 콘택용 마스크 패턴과 더미용 마스크 패턴을 나누어 배치함으로써 마스크를 검사시 결함의 검사가 쉬워지고, DLC 마스크의 장점 또한 유지할 수 있다.

公开(公告)号：KR1019970024184A

公开(公告)日：1997-05-30

申请号：KR1019950035621

申请日：1995-10-16

Applicant: 삼성전자주식회사

Inventor： 이기성 ,  안창문 ,  남정림

IPC: H01L27/10

Abstract: 본 발명은 네가티브 포토레지스트를 이용하여 공정을 단순화한 반도체 장치의 메모리 커패시터를 제조하는 방법에 관한 것으로, 반도체 기판상에 폴리실리콘을 형성하는 공정과; 상기 폴리실리콘상에 포토레지스트를 도포하고 스토리지 노드가 형성될 부분을 한정하여 패터닝하는 공정과; 상기 포토레지스트상에 산화막을 형성하는 공정과; 상기 산화막을 이방성식각하여 상기 포토레지스트의 측벽에 스페이서를 형성하는 공정과; 상기 포토레지스트를 제거하는 공정과; 상기 스페이서를 마스크로 이용하여 상기 폴리실리콘을 식각하는 공정을 포함하고 있다.