-
公开(公告)号：KR101128474B1
公开(公告)日：2012-03-23
申请号：KR1020100031759
申请日：2010-04-07
Applicant: 한국과학기술연구원
IPC: H01L21/203
Abstract: 본 발명은 측면 방출형 증발원, 그 제작방법 및 증발기에 관한 것이다.
진공속에서 도가니를 가열하여, 도가니에서 방출되는 재료를 기판에 증착하는 방법을 사용하는 증발시스템에서, 도가니와 발열부로 구성되고 도가니의 측면에 형성된 방출구를 갖는 증발원, 그 증발원의 제작방법 및 증발기에 관한 것이다.
본 발명에서는 증발장치용 PBN 도가니와, 상기 도가니의 외부표면에 증착되어 가열에 적합하게 패터닝된 발열부와, 상기 도가니의 측면에 형성된 방출구와, 상기 도가니의 상부를 덮는 PBN 뚜껑과, 상기 뚜껑의 외부표면에 증착되어 가열에 적합하게 패터닝된 발열부를 포함하는 증발원, 그 제작 방법 및 증발기가 제시된다.-
公开(公告)号：KR1020110112584A
公开(公告)日：2011-10-13
申请号：KR1020100031759
申请日：2010-04-07
Applicant: 한국과학기술연구원
IPC: H01L21/203
CPC classification number: C23C14/28 , C23C14/243
Abstract: 본 발명은 측면 방출형 증발원, 그 제작방법 및 증발기에 관한 것이다.
진공속에서 도가니를 가열하여, 도가니에서 방출되는 재료를 기판에 증착하는 방법을 사용하는 증발시스템에서, 도가니와 발열부로 구성되고 도가니의 측면에 형성된 방출구를 갖는 증발원, 그 증발원의 제작방법 및 증발기에 관한 것이다.
본 발명에서는 증발장치용 PBN 도가니와, 상기 도가니의 외부표면에 증착되어 가열에 적합하게 패터닝된 발열부와, 상기 도가니의 측면에 형성된 방출구와, 상기 도가니의 상부를 덮는 PBN 뚜껑과, 상기 뚜껑의 외부표면에 증착되어 가열에 적합하게 패터닝된 발열부를 포함하는 증발원, 그 제작 방법 및 증발기가 제시된다.-
公开(公告)号：KR101001196B1
公开(公告)日：2010-12-15
申请号：KR1020080084200
申请日：2008-08-28
Applicant: 한국과학기술연구원
Abstract: 본 발명은 단일칩 기반의 멀티 가스 검출 시스템 및 방법에 관한 것으로서, 여러종류의 가스를 센서 어레이에 기반한 하나의 칩으로 검출할 수 있도록 단일 실리콘 기판에 일괄 공정으로 센서칩과 검출회로를 구현함으로써, 기존 방식의 단점인 긴 신호연결선의 저항 및 커패시턴스를 최소화하여 작은 감지신호도 용이하게 검출할 수 있다.
또한, 본 발명의 다른 목적은 온도 검출 및 보상을 간단한 시리얼 입출력 인터페이스로 조정하여 센서 검출 데이터의 온도 정보를 보상함으로써, 센서 데이터의 신뢰도를 향상시킬 수 있도록 하는데 있다.
이를 위해, 본 발명은 여러 종류의 가스를 감지하기 위해 필요한 복수의 가스센서들로 각각 구성된 복수의 센서 어레이; 상기 센서 어레이를 통해 미세 전압/전류를 검출하기 위한 멀티센서검출부; 상기 센서 어레이와 멀티센서검출부를 제어하고, 디지털 제어 및 사용자의 편의를 위한 입출력 인터페이스가 내장된 디지털 제어부를 포함하며, 상기 멀티센서검출부 및 디지털 제어부를 포함하는 검출칩 위에 상기 가스센서가 일괄공정으로 장착되는 것을 특징으로 하는 가스검출시스템을 제공한다.
단일칩, 가스센서, 센서 어레이, 멀티센서검출부, 디지털 제어부, 온도제어부-
公开(公告)号：KR1020100025832A
公开(公告)日：2010-03-10
申请号：KR1020080084549
申请日：2008-08-28
Applicant: 한국과학기술연구원
IPC: G01N21/66
Abstract: PURPOSE: A gas detecting circuit capable of detecting and treating signals of multiple sensors is provided to maximally reduce power consumption by only activating a circuit required for detecting. CONSTITUTION: A gas detecting circuit capable of detecting and treating signals of multiple sensors comprises a sensor signal detecting part(100), a digital control part(200), and a Universal Asynchronous Receiver/Transmitter(300). The sensor signal detecting part detects multiple gas sensor signals. The digital control part controls the sensor signal detecting part. The UART is an I/O interface for data communication, and transfers data of a detected signal.
Abstract translation: 目的：提供能够检测和处理多个传感器信号的气体检测电路，通过仅启动检测所需的电路，最大限度地降低功耗。 构成：能够检测和处理多个传感器的信号的气体检测电路包括传感器信号检测部分（100），数字控制部分（200）和通用异步收发器（300）。 传感器信号检测部检测多个气体传感器信号。 数字控制部控制传感器信号检测部。 UART是用于数据通信的I / O接口，并传输检测信号的数据。
-
公开(公告)号：KR100695674B1
公开(公告)日：2007-03-15
申请号：KR1020040087027
申请日：2004-10-29
Applicant: 한국과학기술연구원
CPC classification number: G02F3/00
Abstract: 본 발명은 단일 반도체 광증폭기(SOA)의 이득포화 특성을 이용한 전광 OR 논리소자 구현장치 및 방법에 관한 것으로서, 특히 광컴퓨팅과 같은 광회로의 임의의 지점에서 전송되는 광신호를 펌프신호와 조사신호로 이용하여 전광 논리동작을 하는 새로운 전광 OR 논리소자를 구현하는 기술에 관한 것이다.
본 발명에 의하면, 광펄스를 생성하기 위한 광펄스 발생기와; 상기 광펄스 발생기로부터 입력신호 패턴 A와 B를 생성하기 위한 모드잠김 광섬유 레이저(MLFL); 상기 모드잠김 광섬유 레이저의 출력광을 50:50으로 분리하기 위한 제1 광분배기; 상기 제1 광분배기로부터 출력광의 시간 지연을 얻기 위한 제1 광지연수단; 상기 제1 광분배기로부터 출력광의 세기와 편광을 조절하기 위한 광조절 수단; 상기 제1 광지연수단 및 광조절 수단으로부터의 출력광을 결합시켜 조사신호로서 입력신호 패턴 A를 발생시키는 제1 광결합기; 상기 제1 광결합기로부터의 출력광을 50:50으로 분리하기 위한 제2 광분배기; 상기 제2 광분배기로부터의 출력광이 시간 지연되어 입력신호 패턴 B가 발생되는 제2 광지연수단; 상기 입력신호 패턴 B가 50:50으로 분리되기 위한 제3 광분배기; 상기 제3 광분배기에서 한 측의 입력신호 패턴 B를 펌프신호로 증폭하기 위한 어븀첨가 광섬유 증폭기(EDFA); 상기 펌프신호와 조사신호가 반대방향으로 입사되는 반도체 광증폭기(SOA); 상기 반도체 광증폭기로부터의 출력신호와 입력 신호 패턴(B)를 결합하는 제2 광결합기; 및 상기 제2 광결합기로부터의 출력광을 검출하여 분석하는 광신호 분석기를 포함하는 것을 특징으로 하는 전광 OR 논리소자 구현장치 를 제시한다.
반도체 광증폭기(SOA), 전광 OR 논리소자, 조사신호, 펌프신호-
Patent Agency Ranking
公开(公告)号：KR100539465B1
公开(公告)日：2005-12-29
申请号：KR1020040015790
申请日：2004-03-09
Applicant: 한국과학기술연구원
IPC: H01L21/20
Abstract: 본 발명은 실리콘 박막분리를 위한 표면기포 형성방법에 관한 것으로서 특히 스마트 컷(Smart-cut) 방법에 의해 SOI 웨이퍼가 제조될 때, 박막층 분리의 필수 조건인 수소에 의해 유기된 미세균열(microcrack)이 형성된 결과로서 나타나는 표면 기포가 형성되는 방법에 관한 것이다.
본 발명에 의하면 SOI 기판의 박막 분리를 위한 표면기포 형성방법에 있어서, 제 1기판의 일정 두께를 열산화하는 제 1단계와; 상기 제 1기판의 열산화막 두께 보다 깊은 일정 깊이로 이온 주입하는 제 2단계와; 상기 이온 주입된 제 1기판을 제 2기판과 접합하는 제 3단계와; 상기 접합된 제 1 및 제 2기판을 300 ~ 600℃ 범위에서 10 ~ 30분 동안 열처리함으로써 미세균열에 의해 표면 기포가 형성된 이온 주입 박막을 분리하는 제 4단계; 및 상기 분리된 박막 표면을 연마하는 제 5단계를 포함하는 것을 특징으로 하는 표면기포 형성방법을 제시한다.
따라서 본 발명은 스마트 컷(Smart-cut) 기술로 SOI 웨이퍼가 제조될 때, 열처리 시간의 감소와 표면 기포의 형성 여부로 박막분리의 여부를 결정함으로써 이온 주입된 실리콘 웨이퍼의 박막분리 공정 에러를 줄일 수 있다.-
公开(公告)号：KR100507331B1
公开(公告)日：2005-08-08
申请号：KR1020030017651
申请日：2003-03-21
Applicant: 한국과학기술연구원
IPC: H01L21/68
Abstract: 본 발명은 반도체 웨이퍼 접합을 위한 시료 고정장치에 관한 것으로서, 더 상세하게는 동종 및 이종 반도체 웨이퍼를 접합할 때 접합면에서 양질의 균일성을 얻기 위해 임의 두께의 웨이퍼와 임의 크기의 시료에 임의 크기 압력을 직접 가할 수 있는 시료 고정장치에 관한 것이다.
본 발명의 시료 고정장치는, 접합될 웨이퍼 시료가 장착되는 장착부와 상기 시료를 조임으로써 결합되도록 볼트 구멍이 형성된 홀더와, 상기 홀더의 하부에 놓여지고 상기 시료를 조임으로써 결합되도록 볼트 구멍이 형성된 하판과, 상기 시료의 상부에 위치되고 홀더의 위로 일부가 돌출되는 가압 부재와, 상기 가압 부재의 돌출되는 부위와 접촉되고 상기 시료를 조임으로써 결합되도록 볼트 구멍이 형성된 상판과, 상기 홀더와 하판과 상판에 형성된 볼트 구멍을 통해 삽입되어 상기 각 구성부를 조임으로써 결합되는 다수개의 결합 볼트로 구성된다.-
88.发明授权높은 위상변조 효율을 갖는 ＩｎＧａＡｓＰ／ＩｎＰｒｉｄｇｅ 도파로 위상 변조기의 에피박막층 제조방법 失效具有高相位调制效率的InGaAsP / InP脊波导相位调制器的外延层结构的制造方法
公开(公告)号：KR100498259B1
公开(公告)日：2005-06-29
申请号：KR1020030023458
申请日：2003-04-14
Applicant: 한국과학기술연구원
IPC: G02B6/13
Abstract: 본 발명은 높은 위상변조 효율을 갖는 InGaAsP/InP 리지(Ridge) 도파로 위상변조기의 에피박막층 제조방법에 관한 것이다. 특히, 1.55 ㎛ 파장에서 TE 모드의 위상변화가 역바이어스 전압에 선형 비례함과 동시에 높은 위상변조 효율을 갖도록 제작된 PpnN InGaAsP/InP 리지(ridge) 도파로 위상변조기에 관한 것이다.
본 발명에 의하면, InGaAsP/InP 도파로 위상 변조기의 수직방향 광구속을 얻기 위한 에피 박막층 제조방법에 있어서, N
+ -InP(≥2×10
18 cm
-3 ) 기판 위에 0.25 두께의 N-InP(3 ×10
17 cm
-3 ) 제 1클래딩층을 형성하는 단계와; 상기 제 1클래딩층 위에 0.25 두께의 n-InGaAsP(1 ×10
17 cm
-3 ) 제 1도파로층과 0.25 두께의 p-InGaAsP(1 ×10
17 cm
-3 ) 제 2도파로층을 순차적으로 형성하는 단계와; 상기 제 2도파로층 위에 0.75 두께의 P-InP(1 ×10
17 cm
-3 ) 제 2클래딩층과 0.25 두께의 P-InP(1 ×10
17 cm
-3 ) 제 3클래딩층을 순차적으로 형성하는 단계와; 상기 제 3클래딩층 위에 0.2 두께의 p
+ -InGaAs(1 ×10
18 cm
-3 ) 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 에피 박막층 제조방법을 제시한다.-
公开(公告)号：KR100492480B1
公开(公告)日：2005-05-30
申请号：KR1020020065155
申请日：2002-10-24
Applicant: 한국과학기술연구원
IPC: G02F3/00
Abstract: 본 발명은 파장가변 전광 NOR 논리소자의 구현방법에 관한 것으로서, 더 상세하게는 EMILD 소자의 구조중 EAM 영역에 순바이어스를 인가하여 SOA의 특성인 이득포화를 유도함으로써 전광 NOR 논리소자를 구현하는 방법에 관한 것이다.
본 발명의 논리소자 구현방법은, EAM 영역의 전면에 AR 코팅을 하는 제1단계; DFB-LD 영역의 후면에 HR 코팅을 하는 제2단계; 상기 EAM 영역과 DFB-LD 영역이 서로 연결된 EMILD 소자의 EAM 영역에 두 입력신호 A와 B를 합쳐서 주입하여 이득포화를 일으키는 제3단계; 및 상기 DFB-LD 영역에서 나오는 CW 신호가 EAM 영역에 주입되어 EAM 영역에서 이득포화에 의해 변조되는 제4단계;를 포함하여 NOR의 논리를 가지고 출력되는 것을 특징으로 한다.
본원발명에 의하면, 파장가변 전광 NOR 논리소자를 구현하면서도 집적소자를 이용하였으므로, 종래의 구성보다 간단하여 시스템의 구성이 용이하고, 결합손실을 줄일 수 있어 증폭기와 같은 시스템 구성요소가 필요없다.-
公开(公告)号：KR1020040091797A
公开(公告)日：2004-11-02
申请号：KR1020030025361
申请日：2003-04-22
Applicant: 한국과학기술연구원
IPC: G02F3/00
Abstract: PURPOSE: An apparatus and method for producing an electro-optic NOR logic device are provided to produce a 10Gbit/s electro-optic NOR device using gain saturation characteristic of a semiconductor optical amplifier. CONSTITUTION: An apparatus for producing an electro-optic NOR device includes a pump signal generator, a scan signal generator, and a NOR producing unit. The pump signal generator uses an input signal pattern A and an input signal pattern B to generate the signal A+B corresponding to the sum of the input signal patterns and uses the signal A+B as a pump signal. The scan signal generator generates a clock signal from the input signal A and uses the clock signal as a scan signal. The NOR producing unit simultaneously inputs the scan signal and pump signal to a semiconductor optical amplifier in opposite directions.
Abstract translation: 目的：提供一种用于制造电光NOR逻辑器件的装置和方法，以使用半导体光放大器的增益饱和特性来产生10Gbit / s的电光NOR器件。 构成：用于制造电光NOR装置的装置包括泵信号发生器，扫描信号发生器和NOR产生单元。 泵浦信号发生器使用输入信号模式A和输入信号模式B产生对应于输入信号模式之和的信号A + B，并使用信号A + B作为泵浦信号。 扫描信号发生器从输入信号A产生时钟信号，并使用时钟信号作为扫描信号。 NOR产生单元同时将扫描信号和泵浦信号输入到相反方向的半导体光放大器。
-
-
-
-
-
-
-
-
-
Search Results
167
records
(took 0.027 seconds)
