Abstract:
그래핀(graphene) 내 PN 접합형성방법은, 그래핀층을형성하는단계; 및상기그래핀층의일부영역에, 상기그래핀층에흡착되었을때 상기그래핀층에미리결정된도핑특성을부여하도록설계된염기배열구조를갖는 DNA 분자층을형성하는단계를포함할수 있다. 그래핀이특정반도체특성을갖도록도핑시키도록염기배열구조가설계된 DNA 분자를마이크로패터닝에의해일부영역이노출된그래핀층 표면에코팅함으로써, 그래핀층에서 DNA 분자가코팅된영역과코팅되지않은영역에의해다양한구조의 PN 접합을형성할수 있다.
Abstract:
본 발명은 반도체 광증폭기 (SOA)의 이득포화 특성을 이용하여 전광 가산기를 구현할 수 있는 기술로서, 전광 가산기의 SUM과 CARRY의 동작에는 각각 2개의 전광 XOR 논리소자와 4개의 전광 NOR 논리소자가 이용되었으며, 두 연산이 동시에 구현되었다.
Abstract:
A method of realizing an all-optical AND logical device using a semiconductor optical amplifier is provided to use gain saturation characteristics of the amplifier in order to implement the device. One semiconductor optical amplifier(SOA2) of two semiconductor optical amplifiers(SOA1,SOA2) receives a clock signal(CLOCK) of a constant time period as the first irradiation signal along with the first pump signal(B) and generates a gain-modulated output value. The other semiconductor optical amplifier(SOA1) thereof receives the second irradiation signal(A) along with the gain-modulated output value as the second pump signal and outputs an AND signal(AB).
Abstract:
본 발명은 높은 위상변조 효율을 갖는 InGaAsP/InP 리지(Ridge) 도파로 위상변조기의 에피박막층 제조방법에 관한 것이다. 특히, 1.55 ㎛ 파장에서 TE 모드의 위상변화가 역바이어스 전압에 선형 비례함과 동시에 높은 위상변조 효율을 갖도록 제작된 PpnN InGaAsP/InP 리지(ridge) 도파로 위상변조기에 관한 것이다. 본 발명에 의하면, InGaAsP/InP 도파로 위상 변조기의 수직방향 광구속을 얻기 위한 에피 박막층 제조방법에 있어서, N + -InP(≥2×10 18 cm -3 ) 기판 위에 0.25 두께의 N-InP(3 ×10 17 cm -3 ) 제 1클래딩층을 형성하는 단계와; 상기 제 1클래딩층 위에 0.25 두께의 n-InGaAsP(1 ×10 17 cm -3 ) 제 1도파로층과 0.25 두께의 p-InGaAsP(1 ×10 17 cm -3 ) 제 2도파로층을 순차적으로 형성하는 단계와; 상기 제 2도파로층 위에 0.75 두께의 P-InP(1 ×10 17 cm -3 ) 제 2클래딩층과 0.25 두께의 P-InP(1 ×10 17 cm -3 ) 제 3클래딩층을 순차적으로 형성하는 단계와; 상기 제 3클래딩층 위에 0.2 두께의 p + -InGaAs(1 ×10 18 cm -3 ) 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 에피 박막층 제조방법을 제시한다.
Abstract:
PURPOSE: An apparatus and method for producing an electro-optic NOR logic device are provided to produce a 10Gbit/s electro-optic NOR device using gain saturation characteristic of a semiconductor optical amplifier. CONSTITUTION: An apparatus for producing an electro-optic NOR device includes a pump signal generator, a scan signal generator, and a NOR producing unit. The pump signal generator uses an input signal pattern A and an input signal pattern B to generate the signal A+B corresponding to the sum of the input signal patterns and uses the signal A+B as a pump signal. The scan signal generator generates a clock signal from the input signal A and uses the clock signal as a scan signal. The NOR producing unit simultaneously inputs the scan signal and pump signal to a semiconductor optical amplifier in opposite directions.
Abstract:
PURPOSE: A method for fabricating epi-layer of an InGaAsP/InP ridge waveguide phase modulator having high phase modulation efficiency is provided to reduce the manufacturing cost and enhance the reliability by using a semiconductor including chemical compounds of a third and a fourth group. CONSTITUTION: A first cladding layer(20) of N-InP is formed on an N¬+-Inp substrate(10). A first waveguide layer(30) of n-InGaAsP and a second waveguide layer(40) of p-InGaAsP are formed on the first cladding layer sequentially. A second cladding layer(50) of P-InP and a third cladding layer(60) of P-InP are sequentially formed on the second waveguide layer. A p+-InGaAs electrode layer(70) is formed on the third cladding layer.
Abstract:
본 발명은 반도체 광증폭기의 이득포화현상 특성을 가지는 인버터 원리를 이용하여 전광 AND 논리소자를 구현하는 방법에 관한 것으로서, 하나의 반도체 광증폭기(SOA2)에는 일정한 주기의 클락신호(CLOCK)가 제1 조사신호로서 제1 펌프신호( )와 함께 입사되어 이득변조된 출력값(부울리안 )이 얻어지고, 다른 하나의 반도체 광증폭기(SOA1)에는 제2 조사신호( )와 함께 상기 이득변조된 출력값(부울리안 )이 제2 펌프신호로서 입사되어 AND 신호(
Abstract:
본 발명은 반도체 광증폭기 (SOA)의 이득포화 특성을 이용하여 전광 가산기를 구현할 수 있는 기술로서, 전광 가산기의 SUM과 CARRY의 동작에는 각각 2개의 전광 XOR 논리소자와 4개의 전광 NOR 논리소자가 이용되었으며, 두 연산이 동시에 구현되었다. 전광 가산기, XOR 논리소자, NOR 논리소자, 반도체 광증폭기, SUM, CARRY