-
公开(公告)号：KR1019990050453A
公开(公告)日：1999-07-05
申请号：KR1019970069572
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H04N17/00
Abstract: 본 발명은 무선으로 송수신되는 패턴 발생장치에 관한 것으로서, 본 발명에서 제공하는 패턴 발생장치는 상기 패턴 발생장치의 표시부로 데이터를 입출력하는 패턴 발생 장치 자체 입출력 수단과, 여러 가지 패턴들을 국제 규격에 맞추어 각 패턴에 해당하는 주파수의 형태로 각종 패턴들을 생성시켜 주는 패턴 발생 제어 수단과, 상기 TV 수상기나 컴퓨터 모니터와 무선 송수신을 수행하는 무선 입출력 인터페이스 수단과, 상기 TV 수상기나 컴퓨터 모니터로부터 수신된 정보를 분석하여 고장 여부 및 고장의 정도를 진단하여 그 결과를 알려주는 고장 진단 수단과, 상기 패턴 발생 장치 자체 입출력 수단과, 패턴 발생 제어 수단과, 무선 입출력 인터페이스 수단 및 고장 진단 수단의 처리를 제어하는 장치 전체 제어 수단과, 상기 TV 수상기나 컴퓨터 모니� � 측에 연결되어 패턴 발생 장치에서 보내준 패턴 정보를 수상기 쪽으로 정확하게 전달시켜주고, 상기 TV 수상기나 컴퓨터 모니터의 상태를 나타내는 정보를 패턴 발생 장치 쪽으로 전송하는 무선 송수신 수단으로 구성되어, 이동에 편리하며, 수상기 고장의 진단과 아울러 그 처방까지 보여주도록 함으로써 미숙련 기술자이더라도 고장에 대한 적절한 조치를 취할 수 있는 장점이 있다.
-
公开(公告)号：KR100205014B1
公开(公告)日：1999-06-15
申请号：KR1019960039264
申请日：1996-09-11
IPC: H04L12/43
Abstract: 본 발명은 동기식 다중화 구조에서 DS-1의 망 신호와 TUG-2의 시스템 신호를 동기시켜 송수신하기 위한 VC-11 와 TUG-2의 통합기능 실현장치에 관한 것으로서, 종래 기술에서 관련 회로가 복잡해지고, 칩의 면적이 많이 소요되었던 문제점을 해결하기 위해, 본 발명은 송신부 및 수신부에 각각 1개의 FIFO 버퍼만을 사용하여 망과 시스템간의 데이터를 변환하기 위해 그 송신 FIFO 버퍼의 입력이 1.544Mbps DS-1신호이고, 출력은 경로 오버헤드 및 포인터의 공간을 포함하고 있는 1.728Mbps TU-11 프레임이며, 그 수신 FIFO 버퍼의 입력이 경로 오버헤드 및 포인터가 제거된 1.728Mbps TU-11신호이고, 출력은 1.544Mbps Ds-1신호가 된다.
이와같은 송수신 FIFO 버퍼는 각각 읽기클럭 발생부와 쓰기클럭 발생부에서 발생된 클럭에 따라 데이터가 입출력된다.
이러한 본 발명은 회로를 간단하게 하고, 칩의 면적도 감소할 수가 있는 것이다.-
公开(公告)号：KR100198939B1
公开(公告)日：1999-06-15
申请号：KR1019960059033
申请日：1996-11-28
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
다단계 카운터를 시험하는데 사용하는 시험회로.
2. 발명이 해결하려고 하는 기술적 과제
시험회로를 통하여 다단계 카운터를 몇 개로 분리하여 입력에 알맞은 테스트 벡터를 인가하며, 출력에서는 직접 확인할 수 있으므로 다단계 카운터를 완벽하게 시험하여 카운터의 불량률을 완전히 제거할 수 있도록 함.
3. 발명의 해결방법의 요지
다단계 카운터(1)를 분리하는 디코더(Decoder)회로(2)와 카운터(1)를 동작시키는 먹스(MUX)회로(3)와, 다단계 카운터의 병렬(Parallel)출력을 연속(Serial)출력으로 변환하는 시프트레지스터(Shift register)회로(4)를 구비하여, 반도체 회로내부에 있는 다단계 카운터를 몇 개의 부분으로 분리하고, 출력도 반도체소자의 외부 핀에서 검출할 수 있으므로 카운터를 완벽하게 시험할 수가 있음.
4. 발명의 중요한 용도
반도체회로내에 있는 다단계 카운터의 시험에 이용됨.-
公开(公告)号：KR100176090B1
公开(公告)日：1999-05-15
申请号：KR1019950047858
申请日：1995-12-08
Applicant: 한국전자통신연구원
IPC: H02J7/02
Abstract: 본 발명은 충전시간 가변장치에 관한 것으로, 충전시간 가변을 위한 스위치(SW1)의 온/오프에 의해 2차전지의 충전시간을 가변시키기 위한 펄스를 발생시키는 충전시간 입력수단, 미리 설정시켜둔 2차전지의 충전에 필요한 최소 충전시간 마다 기준 클럭신호를 발생시키는 기준 클럭 발생수단, 상기 최소 충전시간을 반복시키기 위한 최대 반복 횟수를 10진수의 초기값으로 설정하고, 상기 기준 클럭 발생수단의 출력신호와 상기 충전시간 입력수단의 출력신호에 의해 상기 초기 값으로 설정된 최대 반복횟수에서 10진수 1씩 다운 카운트시켜 BCD 4비트 신호로서 출력하는 10진 내려 세기 수단, 그 10진 내려 세기 수단의 출력신호에 의거하여 남은 충전시간 반복횟수를 10진 숫자로 7-세그먼트를 통해 표시하는 잔여 충전시간 표시수단, 상기 10진 내려 세기 수� �의 출력신호를 디코딩하여 남은 횟수가 0인 경우 상기 기준 클럭 발생수단의 출력신호가 상기 10진 내려 세기 수단에 입력되지 않도록 게이트를 차단하고, 남은 횟수가 1부터 최대 반복횟수중 어느 하나인 경우에는 상기 2차전지를 충전시키기 위한 충전신호를 출력하는 충전신호 출력수단, 리세트 스위치에 의해 상기 10진 내려세기 수단과 상기 기준클럭 발생수단을 초기화시키기 위한 충전시간 초기화 수단을 포함함으로써, 충전 바테리용 충전장치로 충전할 때 충전해야 할 시간을 스위치를 누르는 횟수에 따라 1분 또는 10분 간격으로 내려세기를 9부터 0까지 열 종류를 선택하여 설정할 수 있으므로 충전 완료 예정시간을 가시적으로 보면서 확실한 조작을 할 수 있기 때문에 충전 바테리를 보호하는 효과가 있다.
-
公开(公告)号：KR1019990024725A
公开(公告)日：1999-04-06
申请号：KR1019970046037
申请日：1997-09-06
Applicant: 한국전자통신연구원
IPC: G06F3/00
Abstract: 본 발명은 원형 다이알식 모양 등의 연속적인 단속신호를 발생시킬 수 있는 장치를 이용하여, 숫자 및 기호 등의 글자를 입력하는 글자 입력 장치 및 방법에 관한 것이다. 종래의 사용하는 글자판은 키 스윗치를 배열해야 하므로 넓은 면적을 필요로 하는 단점이 있다. 본 발명은 사용자가 다이알을 돌려 발생시켜 주는 단속신호에 맞추어 글자를 순차적으로 표시장치에 보여 준다. 사용자는 표시장치에 입력할 글자가 표시되면 다이알 중앙부의 스윗치 단추를 한번 눌러 입력명령신호를 발생시켜 준다. 제어장치는 단추로부터 발생한 입력명령신호를 받아 시스템 제어기로 입력할 글자를 입력하라는 명령을 보낸다. 이러한 과정을 거쳐 종래의 키 스윗치 글자판 입력장치에서 키 스윗치 하나를 누르는 과정이 이루어지게 함으로 키 스윗치 글자판과 비교하여 훨씬 작게 만들 수 있고 다양한 모양으로 만들 수 있게 한다.
-
Patent Agency Ranking
公开(公告)号：KR100171016B1
公开(公告)日：1999-03-30
申请号：KR1019950053640
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H01L21/3205
Abstract: 본 발명은 반도체 소자의 금속배선방법에 관한 것이다.
좀 더 구체적으로, 본 발명은 반도체 소자의 금속배선 과정에 있어서 Cu 등과 같은 식각이 어려운 금속의 배선을 용이하게 형성시킬 수 있는 금속배선방법에 관한 것이다.
본 발명에 따른 반도체 소자의 금속배선방법은, 감광제를 사용하여 웨이퍼의 절연층(1)을 음각으로 식각하여 소정의 배선구조에 따라 도랑(2)을 형성하는 과정; 상기한 과정에 의해 형성된 도랑(2)의 내면에 흡착 촉진물(3)을 도포하는 과정; 상기한 과정에 의해 도랑(2)이 형성된 웨이퍼를 배선금속의 용액에 침적하여 도랑(2) 내부에 대한 배선금속의 흡착에 의해 웨이퍼 상에 금속세선(4)을 형성하는 과정; 및, 상기한 과정에 의해 금속세선(4)이 형성된 웨이퍼의 표면을 평탄화하는 과정을 포함한다.-
公开(公告)号：KR1019980045885A
公开(公告)日：1998-09-15
申请号：KR1019960064130
申请日：1996-12-11
Applicant: 한국전자통신연구원
IPC: H03J1/00
Abstract: 본 발명은 통상의 저 전력 CMOS 소자로 제작된 직접 디지탈 주파수 합성기(Direct Digital Frequency Synthesizer) 디바이스의 단점인 낮은 출력 주파수를 개선하여 고속 동작의 높은 출력 주파수를 얻을 수 있도록 하므로써, 높은 주파수(50MHz) 이상의 합성이 가능하고, 주파수 해상도 및 위상과 주파수의 안정도를 향상시킬 수 있으며, 주파수합성기의 디바이스 칩(Chip) 크기를 줄여서, 오늘날 이동통신 기기의 주파수 합성장치에 적합한 병렬 구조의 직접 디지탈 주파수 합성기에 관해 개시된다.
-
公开(公告)号：KR1019980039915A
公开(公告)日：1998-08-17
申请号：KR1019960059033
申请日：1996-11-28
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
다단계 카운터를 시험하는데 사용하는 시험회로.
2. 발명이 해결하려고 하는 기술적 과제
시험회로를 통하여 다단계 카운터를 몇 개로 분리하여 입력에 알맞은 테스트 벡터를 인가하며, 출력에서는 직접 확인할 수 있으므로 다단계 카운터를 완벽하게 시험하여 카운터의 불량률을 완전히 제거할 수 있도록 함.
3. 발명의 해결방법의 요지
다단계 카운터(1)를 분리하는 디코더(Decoder)회로(2)와 카운터(1)를 동작시키는 먹스(MUX)회로(3)와, 다단계 카운터의 병렬(Parallel)출력을 연속(Serial)출력으로 변환하는 시프트레지스터(Shift register)회로(4)를 구비하여, 반도체 회로내부에 있는 다단계 카운터를 몇 개의 부분으로 분리하고, 출력도 반도체소자의 외부 핀에서 검출할 수 있으므로 카운터를 완벽하게 시험할 수가 있음.
4. 발명의 중요한 용도
반도체회로내에 있는 다단계 카운터의 시험에 이용됨.-
公开(公告)号：KR100129834B1
公开(公告)日：1998-04-06
申请号：KR1019940029923
申请日：1994-11-15
Applicant: 한국전자통신연구원
IPC: G11C11/40
Abstract: The present invention relates to an integration degree of a logic module in a layout of a field programmable gate array. The semiconductor logic circuit using a transmission logic includes: an inversable transmission means logic part which is connectd to a horizontal wiring of an anti-fuze, and is functioned as a general logic means or a programming logic means according to a control signal; first and second decoders for applying a control signal of the inverable transmission means logic part; a program mode means which selects an operation mode of the inversable transmission means part, and converting the inversable transmission means logic part to a program operation mode in case of a program mode; a multiplexer whcih receives second to fifth output signals by using an operation control signal as the first output signal and the sixth output signal among the output signals of the inversable transmission means logic part; and D flip-flop for receiving an output signal of the multiplexer.
Abstract translation: 本发明涉及现场可编程门阵列布局中逻辑模块的集成度。 使用传输逻辑的半导体逻辑电路包括：反向传输装置，连接到反引信的水平布线的逻辑部分，并且根据控制信号被用作通用逻辑装置或编程逻辑装置; 第一和第二解码器，用于施加可变换传输装置逻辑部分的控制信号; 程序模式装置，其选择所述可逆传输装置部分的操作模式，并且在编程模式的情况下将所述可逆传输装置逻辑部分转换为编程操作模式; 多路复用器通过使用操作控制信号作为第一输出信号和第六输出信号在不可逆传输装置逻辑部分的输出信号中接收第二至第五输出信号; 和D触发器，用于接收多路复用器的输出信号。
-
公开(公告)号：KR1019970055039A
公开(公告)日：1997-07-31
申请号：KR1019950053649
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H01M10/46
Abstract: 본 발명은 간단한 부가회로를 이용하여 한 개의 LED로 고속충전과 표준충전(여분충전) 및 충전 중이 아님(배터리의 접속 불량) 등 세 종류의 작동 상태를 표시하는 2단 충전장치의 작동상태 표시장치에 관한 것으로서, 그 특징은 2단 충전장치의 작동상태 표시장치에 있어서, 축전지에 접속되는 단자와 그라운드 단자에 접속되어 축전지가 접속불량인지 아닌지만을 감지하여 소정의 색상으로 표시하는 제1표시수단 및 전원과 고속충전 입력단과 그라운드에 접속되어 고속 충전인지 아닌지만을 감지하여 상기 제1표시수단과 다른 색깔로 표시하는 제1표시수단을 포함하며, 표준충전 중이면 상기 제1표시수단만 점등되고, 고속충전 중이면 상기 제1표시수단과 상기 제2표시수단이 둘 다 점등되고, 고속충전 중인데 축전지가 접속불량이면 상기 제2표시수단만 점등되고, 표준충전 중인데 축전지가 접속불량이면 상기 제1표시수단과 상기 제2표시수단이 둘 다 점등되지 않는 데에 있으므로, 상기와 같은 본 발명은 한 개의 LED만으로도 배터리를 충전할 때에 발생하기 쉬운 접속불량을 확실히 인지할 수 있으며 충전할 수 있는 시간이 충분할 때에는 표준 또는 여분 충전만하고 짧은 시간에 충전해야만 하는 경우는 고속 충전을 작동시킬 수 있는 등 작동 상태 표시를 보고 가시적인 판단으로 확실한 조작을 할 수 있으며 충전 배터리를 보호할 수 있는데에 그 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.026 seconds)
