반도체 제어 정류기를 이용한 정전기 방전 보호 회로
    81.
    发明授权
    반도체 제어 정류기를 이용한 정전기 방전 보호 회로 失效
    使用可控硅整流器的静电放电保护电路

    公开(公告)号:KR100627134B1

    公开(公告)日:2006-09-25

    申请号:KR1020050037956

    申请日:2005-05-06

    Abstract: 본 발명은 반도체 집적회로(Integrated Circuit)에 적용되는 반도체 제어 정류기(Silicon Controlled Rectifier; SCR)를 이용한 정전기 방전(Electro-static discharge; ESD) 보호 회로에 관한 것으로, 3중 웰 구조의 반도체 기판을 사용하여 ggNMOS 소자의 기판에 해당하는 p웰에 바이어스를 인가할 수 있도록 함으로써 반도체 제어 정류기의 트리거 전압이 종래보다 감소될 수 있으며, PNP 및 NPN 바이폴라 트랜지스터로 구성되는 두 개의 반도체 제어 정류기를 통해 방전 경로가 형성되도록 함으로써 방전 용량이 증대될 수 있다.
    정전기 방전(ESD), 보호 회로, 반도체 제어 정류기(SCR), 트리거 전압, RC 네트워크

    위상고정루프를 이용한 시그마-델타 FN 주파수 합성기
    82.
    发明公开
    위상고정루프를 이용한 시그마-델타 FN 주파수 합성기 失效
    低功率低相噪声信号 - 分频器频率合成器使用相位锁定环路

    公开(公告)号:KR1020060067189A

    公开(公告)日:2006-06-19

    申请号:KR1020040105702

    申请日:2004-12-14

    CPC classification number: H03K23/667 H03L7/193 H03L7/1976

    Abstract: 본 발명은 위상고정루프를 이용한 Fractional-N 주파수 합성기에 관한 것이다. 본 발명에 따른 주파수 합성기는 고차 시그마-델타 변조기, 펄스-스왈로우 방식의 다중모드 분주기, 저위상잡음을 갖는 부궤환 방식의 LC-공조 전압제어발진기를 포함한다. 이러한 구성에 의해, 본 발명의 시그마-델타 Fractional-N 주파수 합성기는 시그마-델타에 의한 노이즈 쉐이핑과 우수한 스퓨리어스 억제 기능을 가진다.
    fractional-N 주파수 합성기, 위상고정루프, 시그마-델타, 펄스-스왈로우, 다중모드 분주기, LC-공조 전압제어발진기

    박막트랜지스터 구조를 갖는 적외선 감지기용 픽셀 어레이 및 그 제조 방법
    83.
    发明授权
    박막트랜지스터 구조를 갖는 적외선 감지기용 픽셀 어레이 및 그 제조 방법 失效
    具有薄膜晶体管的红外线检测器的像素阵列及其制造方法

    公开(公告)号:KR100497334B1

    公开(公告)日:2005-06-28

    申请号:KR1020020069436

    申请日:2002-11-09

    Abstract: 본 발명은 감지된 적외선 정보가 열전도에 의하여 짧은 시각내에 감쇄하는 것을 방지하는데 적합한 적외선 감지기용 픽셀 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 적외선 감지기용 픽셀은 적외선 판독회로용 전극을 포함하는 적외선 판독용 집적회로가 형성된 반도체 기판, 상기 반도체 기판상에 공기 간극을 두고 이격되며 적어도 하나 이상의 복수개 적외선감지층이 게이트로 구비되어 어레이를 이루는 TFT로 이루어진 적외선 감지부된 적외선 감지부, 및 상기 적외선 감지부와 상기 적외선 판독회로용 전극을 연결하는 전도성 연결전극을 포함하여, 가스 또는 적외선 등을 감지하는 게이트에 의하여 트랜지스터 드레인 전류가 변화하는 TFT 구조가 진공이나 공기간극에 의하여 반도체 기판과 이격되므로써 감지된 정보가 열전도에 의하여 � ��은 시각내에 감쇄하는 것을 방지하기 때문에 주사방식용 감지기 어레이를 구현할 수 있다.

    적외선 흡수층으로 실리콘 산화막을 사용한 적외선 센서및 그 제조 방법
    84.
    发明公开
    적외선 흡수층으로 실리콘 산화막을 사용한 적외선 센서및 그 제조 방법 有权
    具有氧化硅层的超紫外线传感器作为红外吸收层及其制造方法

    公开(公告)号:KR1020040109999A

    公开(公告)日:2004-12-29

    申请号:KR1020030039661

    申请日:2003-06-19

    CPC classification number: G01J5/02 G01J5/023 G01J5/08 G01J5/0853 G01J5/10 G01J5/34

    Abstract: PURPOSE: An ultraviolet sensor having a silicon oxide layer as an infrared absorbing layer and a manufacturing method thereof are provided to increase an infrared absorbing capability by forming an infrared absorbing layer, a support arm, and a column as one. CONSTITUTION: An ultraviolet sensor includes an optical condenser, electrodes(106a,106b), and support members(109b,109c,109d). The optical condenser includes a lower electrode(106c), a thin film(107), an upper electrode(108a), and an infrared absorbing layer laminated in this order. The electrodes are coupled with the upper and lower electrodes via conductive lines. The support members support the optical condenser on the substrate. The infrared absorbing layer is made of a silicon oxide layer having a predetermined thickness.

    Abstract translation: 目的:提供一种具有氧化硅层作为红外线吸收层的紫外线传感器及其制造方法,其通过形成红外线吸收层,支撑臂和列而提高红外线吸收能力。 构成:紫外线传感器包括光学冷凝器,电极(106a,106b)和支撑构件(109b,109c,109d)。 光聚光器包括依次层叠的下电极(106c),薄膜(107),上电极(108a)和红外线吸收层。 电极通过导线与上下电极耦合。 支撑构件支撑基板上的光学冷凝器。 红外线吸收层由具有预定厚度的氧化硅层制成。

    전압 제어 발진기를 위한 적응형 루프 이득 제어 회로
    85.
    发明授权
    전압 제어 발진기를 위한 적응형 루프 이득 제어 회로 失效
    전압제어발진기를위한적응형루프이득제어회로

    公开(公告)号:KR100433634B1

    公开(公告)日:2004-05-31

    申请号:KR1020020021644

    申请日:2002-04-19

    CPC classification number: H03L1/00 H03L7/0995

    Abstract: There is provided an adaptive loop gain control circuit for a voltage-controlled oscillator (VCO). The adaptive loop gain control circuit for a voltage-controlled oscillator (VCO) includes a detected voltage generating unit which generates a detected voltage signal according to changes in an operating voltage and an operating temperature, and a control circuit unit which outputs an oscillation control current signal according to the detected voltage signal and an input control voltage signal. The adaptive loop gain control circuit for a voltage-controlled oscillator (VCO) compensates for an oscillation control current according to changes in operating voltage and temperature and compensates for the gain of a phase locked loop (PLL) system, thereby ensuring high operating stability in the PLL circuit.

    Abstract translation: 提供了用于压控振荡器(VCO)的自适应环路增益控制电路。 用于电压控制振荡器(VCO)的自适应环路增益控制电路包括:检测电压产生单元,根据工作电压和工作温度的变化产生检测电压信号;以及控制电路单元,输出振荡控制电流 根据检测到的电压信号和输入控制电压信号产生信号。 用于电压控制振荡器(VCO)的自适应环路增益控制电路根据工作电压和温度的变化来补偿振荡控制电流,并补偿锁相环(PLL)系统的增益,从而确保在 PLL电路。

    디지털-아날로그 변환기 및 전압 제한기
    86.
    发明公开
    디지털-아날로그 변환기 및 전압 제한기 失效
    用于驱动数字模拟转换器的电流电路的电路

    公开(公告)号:KR1020030039915A

    公开(公告)日:2003-05-22

    申请号:KR1020010071309

    申请日:2001-11-16

    CPC classification number: H03K17/102 H03K17/04106 H03M1/742

    Abstract: PURPOSE: A circuit for driving a current cell of a digital-analog converter is provided to minimize the glitch noise of a current cell by reducing the driving swing width of the current cell by limiting the voltage of the differential control signal to the predetermined voltage level by constructing the voltage limiter on the front end of the current cell. CONSTITUTION: A circuit for driving a current cell of a digital-analog converter provided with a current cell driving circuit(100) for generating a first and a second differential control signals and a current cell(200) for operating as a current source in response to the first and the second differential control signal includes a latch device(110) provided into the current cell driving circuit(100) for outputting the first and the second latch signals by latching the signal inputted in response to the clock signal and a voltage limiter(120) for outputting the first and the second differential control signals by limiting the first and the second latch signals to a predetermined level.

    Abstract translation: 目的:提供一种用于驱动数模转换器的当前单元的电路,用于通过将差分控制信号的电压限制到预定的电压电平来减小当前单元的驱动摆幅来最小化当前单元的毛刺噪声 通过在当前单元的前端上构造限压器。 构成:用于驱动具有用于产生第一和第二差分控制信号的当前单元驱动电路(100)的驱动数模转换器的电流单元的电路,以及用作响应的电流源的当前单元(200) 第一差分控制信号和第二差分控制信号包括设置在当前单元驱动电路(100)中的锁存装置(110),用于通过锁存响应于时钟信号输入的信号来输出第一和第二锁存信号;以及电压限制器 (120),用于通过将第一和第二锁存信号限制到预定电平来输出第一和第二差分控制信号。

Patent Agency Ranking