-
公开(公告)号：KR1019990050387A
公开(公告)日：1999-07-05
申请号：KR1019970069506
申请日：1997-12-17
IPC: H01L21/027
Abstract: 화합물 반도체 소자 또는 단일칩 마이크로웨이브 집적회로를 제작할 때 이용되는 에피택셜 기판 구조가 개시된다. 본 발명은 기판 위에 제일 먼저 질화 알루미늄을 수천 옹스트롱에서 1마이크로 미터 두께까지 성장한 후, 원하는 에피택셜 층을 성장한 것으로 삽입 된 질화알루미늄 층은 소자 동작시 방열 판의 역할을 하도록 하여 소자가 안정적으로 동작하게 함은 물론 제조 공정을 줄여서 생산 원가를 낮추는 효과를 보는 데 있다.
-
公开(公告)号：KR1019990050385A
公开(公告)日：1999-07-05
申请号：KR1019970069504
申请日：1997-12-17
IPC: H01L21/336
Abstract: 본 발명은 반도체 기판 상에 제1 유전막과 제2 유전막과의 두께 및 식각 선택비가 서로 다르며, 제2 유전막에 비해 매우 큰 식각 선택비를 갖는 제1 유전막으로 구성된 2중층 유전박막을 순차적으로 증착하고, 결과물 상에 미세 형상의 게이트 길이를 갖을 T-형 게이트의 뿌리(root) 형상에 상응하는 양성 감광막패턴을 형성하며, 상기 감광막 패턴을 마스크로 이용한 상기 2중층 유전막의 건식 식각을 통하여 선택 식각율에 비례한 크기를 갖는 제2 유전막의 개구부와 제1 유전막의 광폭식각부를 동시에 형성하고, T-형상 게이트의 머리부분과 반대의 형상을 갖으며 음의 기울기를 갖는형상반전 감광막 패턴을 마스크로 이용하여 게이트 금속을 증착하여 T-형상 게이트를 형성한다. 본 발명에 따르면, 2중층 유전체 박막의 선택 식각비를 이용하여 게이트 길이를 쉽게 조절함과 아울러 반도체 표면을 보호하며, 선택 식각율의 차이를 통한 측면식각(undercut)을 이용하여 소오스-게이트 사이의 기생 캐패시턴스를 줄일 수 있으며, 또한, 게이트 금속으로서 내화 금속을 사용하여 열적 안정성이 우수한 T-형상의 게이트를 형성할 수 있다.
-
公开(公告)号：KR1019990047967A
公开(公告)日：1999-07-05
申请号：KR1019970066546
申请日：1997-12-06
Applicant: 한국전자통신연구원
IPC: H01L29/70
Abstract: 본 발명은 바이어스 안정화 회로에 관한 것으로, 특히 전계 효과 트랜지스터를 이용한 고주파 집적회로의 제작에 있어서 제작 공정 중에 발생하는 소자 변수의 변동, 전원 전압 및 온도 변화에 따른 증폭용 트랜지스터의 전류 변동을 최소화 하기 위한 바이어스 안정화 회로에 관한 것이다.
종래의 전류 복재형 바이어스 회로에서는 게이트 바이어스 전압 발생용 기준 트랜지스터의 드레인-소오스 전압이 드레인 포화 전압 이하의 낮은 전압에서 동작하는 반면, 증폭용 트랜지스터의 드레인-소오스 전압은 드레인 포화 전압 이상의 높은 전압에서 동작하는 구조로 되어 있어 증폭용 트랜지스터의 전류를 조절하는데 어려움이 있다.
본 발명에서는 기준 전압 발생용 트랜지스터의 드레인 단자와 게이트 단자 사이에 레벨 이동 회로를 구성함으로써 위와 같은 문제점을 해결하였고, 공핍형 트랜지스터와 직렬 궤환 저항을 사용한 정 전류원을 기준 전류로 사용함으로써 소자 변수의 변동은 물론이고 온도 및 전원 전압의 변동에도 안정적이도록 회로를 구성하였다.-
公开(公告)号：KR1019990042381A
公开(公告)日：1999-06-15
申请号：KR1019970063184
申请日：1997-11-26
Applicant: 한국전자통신연구원
IPC: H03G3/00
Abstract: 본 발명은 신호의 특성을 최대한 증폭하기 위한 고증폭 이득 저잡음 능동 발룬 회로를 제공하고자 하는 것으로, 이를 위해 본 발명은 하나의 입력신호에 응답하여 서로 위상이 반대인 제1 및 제2 출력신호를 출력하는 능동 발룬 회로에 있어서, 상기 입력신호를 게이트로 입력받는 소스 접지형 제1트랜지스터를 포함하여 상기 제1출력신호를 출력하는 제1캐스코드 증폭부; 및 상기 제1트랜지스터의 드레인단에 게이트가 연결되고 소스가 접지된 제2트랜지스터를 포함하여 상기 제2출력신호를 출력하는 제2캐스코드 증폭부를 포함하여 이루어진다.
-
公开(公告)号：KR1019990042066A
公开(公告)日：1999-06-15
申请号：KR1019970062769
申请日：1997-11-25
Applicant: 한국전자통신연구원
IPC: H03F3/00
Abstract: 본 발명은 가변이득 증폭기에 관한 것으로서, 특히 능동궤환과 가변저항을 이용한 가변이득 증폭기에 관한 것이다. 그 목적은 크기가 다른 입력신호를 받아들여 이를 그 크기에 따라 증폭하여 일정한 크기의 출력신호를 내보내는 역할을 하는 가변이득 증폭기에서 이득을 조절하는 경우에 생기는 이득과 전력특성의 저하를 최소화하는 가변이득 증폭기를 제공하는 데에 있다. 그 특징은 증폭수단 및 상기 증폭수단의 출력을 상기 증폭수단의 입력에 부궤환시키는 능동궤환수단으로 구성된 가변이득 증폭기에 있어서, 상기 능동궤환수단의 궤환량을 조절하여 그 조절된 궤환신호를 상기 증폭기에 입력하는 궤환량 조절수단을 더 포함하는 데에 있다. 이는 종래의 회로에 비하여 이득특성과 이득조절의 폭이 현저히 크며 전력특성의 저하도 거의 없다는 데에 그 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR100205068B1
公开(公告)日：1999-06-15
申请号：KR1019950052671
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 금속-반도체 전계 효과 트랜지스터에 관한 것으로서, 반절연성 갈륨 비소의 반도체 기판과, 상기 반도체 기판 상부에 불순물이 도핑되지 않은 갈륨 비소로 이루어진 제1완충층과, 상기 제1완충층의 상부에 불순물이 도핑되지 않은 갈륨 비소의 우물과 불순물이 도핑되지 않은 알루미늄 갈륨비소의 장벽이 초격자 구조로 이루어진 제2완충층과, 상기 제2완충층의 상부에 불순물이 도핑되지 않은 갈륨 비소로 이루어진 제3완충층과, 상기 제3완충층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어진 채널층과, 상기 채널층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어진 캡층을 포함한다. 따라서, 본 발명은 무릎 전압 특성을 낮게하여 소비 전력을 줄일 수 있고 전달 콘덕턴스를 향상시킬 수 있으며 전도 특성이 전압의 변화에 대하여 넓은 영역에서 작용하므로 소자의 동작 범위가 넓다.
-
公开(公告)号：KR100204579B1
公开(公告)日：1999-06-15
申请号：KR1019960053212
申请日：1996-11-11
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: 본 발명은 GaAs HEMT 소자 제조 방법에 관한 것으로, 소자 특성의 균일도가 저하되며 수율이 떨어지는 종래의 선택적 식각 방법의 문제점을 해결하기 위하여 AlGa As층에 도핑을 하고 두께를 증가시킨 에피구조를 사용하며, AlGaAs 및 GaAs에서 에칭속도가 비슷한 인산계 에칭용액을 사용하여 HEMT의 게이트 리세스 에칭을 실시하여 소자 특성의 균일도를 향상시키고 수율을 높일 수 있는 GaAs HEMT 소자 제조 방법이 제시된다.
-
公开(公告)号：KR1019990025780A
公开(公告)日：1999-04-06
申请号：KR1019970047556
申请日：1997-09-18
IPC: H01L29/778 , H01L29/812
Abstract: 본 발명은 낮은 무릅전압과 출력 컨덕턴스, 높은 항복전압과 트랜스 컨덕턴스를 갖도록하여 출력 및 효율 특성이 우수하여 저전압 구동의 이동통신용 전력소자에 적합한 갈륨비소 MESFET의 에피택셜 기판 구조에 관한 것으로서, 도핑되지 않은 갈륨비소 버퍼층과 상기 버퍼층의 중간 부분에 Al
X Ga
1-X As/GaAs의 초격자층을 각각의 두께가 3 nm로 수십층을 형성하고, 상기 도핑되지 않은 갈륨비소 버퍼층 위에 중간 농도로 도핑된 채널층과 저농도로 도핑된 채널층을 차례로 적층하고, 그 위에 도핑되지 않은 갈륨비소층을 표면층으로 형성한 것이다.-
公开(公告)号：KR1019980044520A
公开(公告)日：1998-09-05
申请号：KR1019960062613
申请日：1996-12-06
Applicant: 한국전자통신연구원
IPC: H01L29/20
Abstract: 본 발명에서는 InP를 기판으로 사용한 InGa(Al)As 고전자 이동도 트랜지스터 소자제작을 위한 소자구조의 완충층에서 일반적으로 격자상수를 맞추기 위해 In의 조성을 InGaAs일경우 53%, InAlAs일 경우 52%로 유지하고 있으나 완충층의 In 조성을 점차적으로 변화시켜 격자불일치를 극복하고 In의 조성을 높여 전도층의 In조성을 원하는만큼 높일 수 있는 구조에 관한 것이다.
-
公开(公告)号：KR1019980043593A
公开(公告)日：1998-09-05
申请号：KR1019960061516
申请日：1996-12-04
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명은 반도체 소자의 제조방법에 관한 것으로, 초고주파 저잡음용 소자제작을 위해 게이트 저항을 줄이는 방법으로 T형 게이트가 사용되고 있는데, 종래의 방법은 공정이 복잡하거나 게이트의 두께에 제한으로 잡음지수를 줄이는데 한계가 있었다. 이러한 문제점을 해결하기 위한 본 발명은 에피구조를 이용하여 전계효과 트랜지스터를 제작할 때 게이트 길이를 줄이기 위해 이중 노광에 의해 게이트 패턴을 형성하고 얇은 금속막을 증착한 후 도금용 패턴을 형성하고 전기 도금으로 게이트를 형성하는 공정을 수행함으로 생산 단가와 수율을 높일 수 있으며, 잡음지수를 향상시킬 수 있는 반도체 소자의 게이트 형성 방법이 제시된다.
-
-
-
-
-
-
-
-
-
Search Results
187
records
(took 0.024 seconds)
