-
公开(公告)号：CN112860275A
公开(公告)日：2021-05-28
申请号：CN202110100874.4
申请日：2021-01-26
Applicant: 北京自动化控制设备研究所
Abstract: 本发明提供了一种嵌入式计算机的软硬件协同加密电路及方法，该软硬件协同加密电路包括DSP、FPGA、FLASH，所述DSP用于加密存储在FLASH中的二进制文件，并将JTAG仿真口封死；所述FPGA用于加密DSP和并行FLASH之间中转的数据线和地址线，同时用于加密本身的FPGA软件并将加密后的FPGA软件存储在FLASH中。本发明采用自带加密功能的DSP和FPGA，对计算机的硬件和软件存储进行加密处理，该加密方法稳定可靠，安全完善，满足嵌入式计算机加密的需求，防止山寨产品随意拷贝嵌入式计算机的软硬件。
-
公开(公告)号：CN112860275B
公开(公告)日：2024-07-09
申请号：CN202110100874.4
申请日：2021-01-26
Applicant: 北京自动化控制设备研究所
Abstract: 本发明提供了一种嵌入式计算机的软硬件协同加密电路及方法，该软硬件协同加密电路包括DSP、FPGA、FLASH，所述DSP用于加密存储在FLASH中的二进制文件，并将JTAG仿真口封死；所述FPGA用于加密DSP和并行FLASH之间中转的数据线和地址线，同时用于加密本身的FPGA软件并将加密后的FPGA软件存储在FLASH中。本发明采用自带加密功能的DSP和FPGA，对计算机的硬件和软件存储进行加密处理，该加密方法稳定可靠，安全完善，满足嵌入式计算机加密的需求，防止山寨产品随意拷贝嵌入式计算机的软硬件。
-
Patent Agency Ranking
公开(公告)号：CN115356532A
公开(公告)日：2022-11-18
申请号：CN202211033488.9
申请日：2022-08-26
Applicant: 北京自动化控制设备研究所
IPC: G01R23/10
Abstract: 本发明公开了一种微处理器多路测频系统及其方法，所述系统由微处理器、外部晶振及处理器片上定时器实现，包括高频时钟模块、闸门信号定时器、第一整周期脉冲计数器、第二整周期脉冲计数器、第一闸门信号定时器捕获通道、第二闸门信号定时器捕获通道、数据处理模块。所述闸门信号定时器对高频时钟脉冲进行周期性计数，触发第一定时器TIMER1中断服务函数；所述第一整周期脉冲计数器对被测信号1上升沿计数，所述第二整周期脉冲计数器对被测信号2上升沿计数；第一定时器TIMER1的通道1捕获被测信号1，通道2捕获被测信号2，上升沿触发。所述数据处理模块根据有效捕获值和脉冲个数计算出被测信号的频率。本发明有效降低硬件电路复杂程度，节约成本。
-
公开(公告)号：CN113778705A
公开(公告)日：2021-12-10
申请号：CN202110947536.4
申请日：2021-08-18
Applicant: 北京自动化控制设备研究所
IPC: G06F9/54 , G06F15/167
Abstract: 本发明提供一种基于AMP架构的多核通信方法，通过建立标识消息传输方向的等待接收列表和等待发送列表实现复杂通信流的统一。等待接收列表和等待发送列表为结构相同的二维双向链表，由核描述符和消息描述符组成，核描述符记录各核待发送消息的属性，消息描述符标识等待发送消息或等待接收消息的属性；本发明优化了复杂通信流时的时序管理，多对一发送和一对多发送时，多核方能并行处理待发送或待接收的消息互不影响，单核方能够按照核优先级顺序和消息时间顺序完成对应消息的统一处理。
-
公开(公告)号：CN115356532B
公开(公告)日：2024-07-09
申请号：CN202211033488.9
申请日：2022-08-26
Applicant: 北京自动化控制设备研究所
IPC: G01R23/10
Abstract: 本发明公开了一种微处理器多路测频系统及其方法，所述系统由微处理器、外部晶振及处理器片上定时器实现，包括高频时钟模块、闸门信号定时器、第一整周期脉冲计数器、第二整周期脉冲计数器、第一闸门信号定时器捕获通道、第二闸门信号定时器捕获通道、数据处理模块。所述闸门信号定时器对高频时钟脉冲进行周期性计数，触发第一定时器TIMER1中断服务函数；所述第一整周期脉冲计数器对被测信号1上升沿计数，所述第二整周期脉冲计数器对被测信号2上升沿计数；第一定时器TIMER1的通道1捕获被测信号1，通道2捕获被测信号2，上升沿触发。所述数据处理模块根据有效捕获值和脉冲个数计算出被测信号的频率。本发明有效降低硬件电路复杂程度，节约成本。
-
公开(公告)号：CN112116942B
公开(公告)日：2023-04-07
申请号：CN201910541215.7
申请日：2019-06-21
Applicant: 北京自动化控制设备研究所
Abstract: 本发明公开了一种利用FPGA对FLASH进行分段保护的电路，采用FPGA对FLASH器件WE信号进行封锁保护，仅在用户解锁后的对应数据段访问且FLASH供电正常时，允许WE信号有效，否则一直无效；以实现任意FLASH段的用户解锁和保护，实现设备通电和掉电时FLASH数据保护。它包括电源监测电路，分段保护状态存储电路，段地址比较电路，写使能封锁电路。本发明的优点是，本发明利用FPGA和电源监测器件实现FLASH数据分段保护、掉电保护，解决了常见FLASH数据意外丢失问题，具有实现方式巧妙、电路设计简洁、配置灵活、易于推广等优点。
-
公开(公告)号：CN112116942A
公开(公告)日：2020-12-22
申请号：CN201910541215.7
申请日：2019-06-21
Applicant: 北京自动化控制设备研究所
Abstract: 本发明公开了一种利用FPGA对FLASH进行分段保护的电路，采用FPGA对FLASH器件WE信号进行封锁保护，仅在用户解锁后的对应数据段访问且FLASH供电正常时，允许WE信号有效，否则一直无效；以实现任意FLASH段的用户解锁和保护，实现设备通电和掉电时FLASH数据保护。它包括电源监测电路，分段保护状态存储电路，段地址比较电路，写使能封锁电路。本发明的优点是，本发明利用FPGA和电源监测器件实现FLASH数据分段保护、掉电保护，解决了常见FLASH数据意外丢失问题，具有实现方式巧妙、电路设计简洁、配置灵活、易于推广等优点。
-
-
-
-
-
-
Search Results
7
records
(took 0.034 seconds)
