Patent search ap:("富士通株式会社") AND inv:"渡边英二" Page 1

1.

发明公开
半导体器件及其制造方法失效转让

公开(公告)号：CN1819124A

公开(公告)日：2006-08-16

申请号：CN200510082456.8

申请日：2005-07-05

Applicant: 富士通株式会社

Inventor： 村田浩一 , 生云雅光 , 渡边英二

IPC: H01L21/321 , H01L21/60 , H01L21/28 , H01L23/48 , H01L23/52

CPC classification number: H01L21/0206 , H01L24/11 , H01L24/13 , H01L2224/05001 , H01L2224/05022 , H01L2224/05027 , H01L2224/05124 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05572 , H01L2224/05644 , H01L2224/05655 , H01L2224/1147 , H01L2224/13099 , H01L2224/131 , H01L2224/13111 , H01L2924/0001 , H01L2924/01005 , H01L2924/01006 , H01L2924/0101 , H01L2924/01013 , H01L2924/01018 , H01L2924/01022 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01072 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/351 , H01L2924/00014 , H01L2924/00

Abstract: 一种半导体器件制造方法，包括以下步骤：(a)在半导体器件上形成焊盘电极；(b)将有机电介质膜涂于该半导体器件的表面，以露出该焊盘电极的中心部分；(c)通过干蚀刻处理该焊盘电极的露出表面；以及(d)使用无氧干处理去除因用于表面处理的干蚀刻引起的、在有机电介质膜中产生的转化层。

2.

发明公开
半导体装置及其制造方法失效转让

公开(公告)号：CN1628379A

公开(公告)日：2005-06-15

申请号：CN02829105.0

申请日：2002-06-21

Applicant: 富士通株式会社

Inventor： 千叶修一 , 石栗雅彦 , 村田浩一 , 渡边英二 , 玉川道昭 , 佐藤明 , 户井田安司 , 三泽和博

IPC: H01L21/60

CPC classification number: H01L24/05 , H01L21/2885 , H01L22/34 , H01L23/562 , H01L24/03 , H01L24/11 , H01L2224/02125 , H01L2224/0401 , H01L2224/05624 , H01L2224/05647 , H01L2224/1147 , H01L2224/13099 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01041 , H01L2924/01042 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/05042 , H01L2924/12044 , H01L2924/19043 , H01L2924/00014

Abstract: 半导体装置包括基板、形成在前述基板上的衬垫电极和形成在前述衬垫电极上的凸块电极，前述衬垫电极具有凹凸状的压痕，在前述衬垫电极和前述凸块电极之间设置有覆盖前述凹凸压痕的图案。

3.

发明公开
半导体装置的制造方法失效转让

公开(公告)号：CN101145533A

公开(公告)日：2008-03-19

申请号：CN200710180733.8

申请日：2002-06-21

Applicant: 富士通株式会社

Inventor： 千叶修一 , 石栗雅彦 , 村田浩一 , 渡边英二 , 玉川道昭 , 佐藤明 , 户井田安司 , 三泽和博

IPC: H01L21/60

CPC classification number: H01L24/05 , H01L21/2885 , H01L22/34 , H01L23/562 , H01L24/03 , H01L24/11 , H01L2224/02125 , H01L2224/0401 , H01L2224/05624 , H01L2224/05647 , H01L2224/1147 , H01L2224/13099 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01041 , H01L2924/01042 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/05042 , H01L2924/12044 , H01L2924/19043 , H01L2924/00014

Abstract: 半导体装置包括基板、形成在前述基板上的衬垫电极和形成在前述衬垫电极上的凸块电极，前述衬垫电极具有凹凸状的压痕，在前述衬垫电极和前述凸块电极之间设置有覆盖前述凹凸压痕的图案。

4.

发明公开
半导体器件及其制造方法失效转让

公开(公告)号：CN1988143A

公开(公告)日：2007-06-27

申请号：CN200610073867.5

申请日：2006-04-06

Applicant: 富士通株式会社

Inventor： 生云雅光 , 依田博行 , 渡边英二

IPC: H01L23/485 , H01L21/60

CPC classification number: H01L24/12 , H01L23/3171 , H01L24/11 , H01L24/16 , H01L2224/0381 , H01L2224/03912 , H01L2224/0401 , H01L2224/05124 , H01L2224/05147 , H01L2224/05166 , H01L2224/1132 , H01L2224/114 , H01L2224/1147 , H01L2224/116 , H01L2224/131 , H01L2224/73253 , H01L2224/83102 , H01L2224/92125 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01018 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/12044 , H01L2924/19041 , H01L2924/19043 , H01L2924/19105 , H01L2224/13099 , H01L2924/00014

Abstract: 一种半导体器件及其制造方法，该半导体器件包括：多个电极层，其设置在半导体衬底的指定位置上；有机绝缘膜，其通过选择性地暴露所述电极层的指定区域而形成在所述半导体衬底上；以及多个突起电极，其用于与外部连接，所述突起电极形成在所述电极层的指定区域上。位于所述突起电极外围附近的有机绝缘膜的厚度大于位于所述突起电极之间的有机绝缘膜的厚度。

5.

发明公开
多层接线板及其制造方法有权转让

公开(公告)号：CN1841719A

公开(公告)日：2006-10-04

申请号：CN200510087915.1

申请日：2005-07-29

Applicant: 富士通株式会社

Inventor： 生云雅光 , 冈本九弘 , 渡边英二

IPC: H01L23/488 , H01L21/301 , H01L21/304 , H01L21/78 , H05K3/46

CPC classification number: H01L23/5385 , H01L21/481 , H01L21/4857 , H01L21/6835 , H01L23/13 , H01L2224/16 , H01L2224/16235 , H01L2924/00011 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H05K3/0052 , H05K3/007 , H05K3/20 , H05K3/28 , H05K3/4682 , H05K2201/0187 , H05K2201/09036 , H05K2201/09518 , H05K2203/016 , Y10T29/49126 , Y10T428/24802 , Y10T428/24917 , H01L2224/0401

Abstract: 本发明涉及一种多层接线板，其包括多个接线板，其中每一接线板中的接线层和树脂层以层叠形式交替设置。在该多层接线板中，多个接线板中除了一层树脂层之外，所有树脂层和接线层在多个接线板之间的相同位置分离，而该树脂层在该相同位置连续。

6.

发明公开
半导体器件及半导体器件制造方法无效

公开(公告)号：CN1841689A

公开(公告)日：2006-10-04

申请号：CN200510083539.9

申请日：2005-07-08

Applicant: 富士通株式会社

Inventor： 冈本九弘 , 生云雅光 , 渡边英二

IPC: H01L21/60 , H01L21/321 , H01L23/488

CPC classification number: H01L24/13 , H01L24/11 , H01L2224/05001 , H01L2224/05022 , H01L2224/05027 , H01L2224/0508 , H01L2224/05124 , H01L2224/05147 , H01L2224/05166 , H01L2224/05572 , H01L2224/05573 , H01L2224/05655 , H01L2224/11003 , H01L2224/1111 , H01L2224/1132 , H01L2224/11334 , H01L2224/11462 , H01L2224/11849 , H01L2224/13006 , H01L2224/13099 , H01L2224/131 , H01L2224/13111 , H01L2924/0001 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/00014

Abstract: 一种半导体器件制造方法中，其中，在覆盖半导体衬底的绝缘层中选择性形成开口，经由该开口上的多层阻挡金属层形成金属凸起。在所述多层阻挡金属层上形成该金属凸起。通过将多层阻挡金属层中的上金属层用作掩膜进行第一蚀刻工艺，选择性去除多层阻挡金属层中的下金属层。进行回流工艺，使形成金属凸起的金属覆盖该下金属层的端面。在下金属层端面被金属覆盖之后，进行第二蚀刻工艺，去除该金属凸起周围的绝缘层表面上的阻挡金属残留物。