用于处理基板的方法与设备
    1.
    发明公开

    公开(公告)号:CN114929930A

    公开(公告)日:2022-08-19

    申请号:CN202180008729.1

    申请日:2021-03-25

    Abstract: 本案提供了用于清洁经配置用于处理基板的处理套件的方法和设备。例如,用于处理基板的处理腔室可以包括腔室壁;溅射靶,该溅射靶设置在该内部空间的上部中;基座,该基座包含基板支撑件,该基板支撑件具有支撑表面以支撑在该溅射靶下方的基板;功率源,经配置激发(energize)溅射气体以用于在该内部空间中形成等离子体;处理套件,该处理套件围绕该溅射靶和该基板支撑件;和ACT和控制器,该ACT连接到该基座,该控制器经配置使用该ACT来调谐该基座以维持该内部空间中的该等离子体与该处理套件之间的预定电势差,其中该预定电势差是基于该ACT的总电容的百分比和与该处理腔室的接地路径相关的杂散电容。

    形成互连结构的方法
    3.
    发明授权

    公开(公告)号:CN103026466B

    公开(公告)日:2016-04-27

    申请号:CN201180032673.X

    申请日:2011-06-07

    Abstract: 本发明提供一种形成互连结构的方法。在一些实施例中,在衬底上形成互连结构的方法可包括:通过第一沉积工艺而在衬底的顶表面上和在特征结构的一或多个表面上沉积材料,所述特征结构设置于衬底中,所述第一沉积工艺以在所述顶表面上较快的速率而在所述特征结构的底表面上较慢的速率而沉积所述材料;通过第二沉积工艺而在衬底的顶表面上和在所述特征结构的一或多个表面上沉积材料,所述第二沉积工艺以在所述特征结构的底表面上较快的速率而在所述衬底的顶表面上较慢的速率而沉积所述材料;以及加热所沉积的材料以朝向特征结构的底表面吸引所沉积的材料,而使所沉积的材料至少部分地填充特征结构。

    用于降低位线电阻的含硅层
    5.
    发明公开

    公开(公告)号:CN117501823A

    公开(公告)日:2024-02-02

    申请号:CN202280040098.6

    申请日:2022-06-17

    Abstract: 本文描述位线堆叠及形成位线堆叠的方法。位线堆叠包含:多晶硅层;在多晶硅层上的粘着层;在粘着层上的阻挡金属层;在阻挡金属层上的界面层;在界面层上的电阻降低层;及在电阻降低层上的导电层。具有电阻降低层的位线堆叠比不具有电阻降低层的可比较的位线堆叠具有低至少5%的电阻。电阻降低层可包括氧化硅或氮化硅。可使用物理气相沉积(PVD)、射频‑PVD、脉冲式‑PVD、化学气相沉积(CVD)、原子层沉积(ALD)或溅射处理的一者或多者形成电阻降低层。

Patent Agency Ranking