-
公开(公告)号：CN101083256A
公开(公告)日：2007-12-05
申请号：CN200710106535.7
申请日：2007-06-01
Applicant: 株式会社瑞萨科技
IPC: H01L25/00 , H01L23/488 , H01L23/12 , H05K1/18 , H05K1/02
CPC classification number: H05K1/0236 , H01L23/66 , H01L24/48 , H01L25/0655 , H01L25/0657 , H01L25/16 , H01L25/18 , H01L2224/16145 , H01L2224/16225 , H01L2224/48091 , H01L2224/48227 , H01L2225/0651 , H01L2225/06517 , H01L2225/06541 , H01L2225/06558 , H01L2924/00014 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/19105 , H01L2924/30107 , H01L2924/3011 , H01L2924/3025 , H05K1/0231 , H05K1/0237 , H05K1/141 , H05K2201/093 , H05K2201/09309 , H05K2201/09663 , H05K2201/09681 , H05K2201/09727 , H05K2201/09972 , H05K2201/10734 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明的课题是在半导体器件中在谋求共有数字半导体元件和模拟半导体元件的电源的同时实现高密度安装。将模拟用电源布线部(54A)连接到EBG布线部(52)的一端上，并且将数字用电源布线部(54D)连接到另一端上，进而，将各自的元件用接地连接端子连接到共同的接地布线部(53)上，同时在模拟用电源布线部(54A)与EBG布线部(52)之间设置分离两者的接地布线部(53)。由此，既可降低对模拟芯片(101)的电源干扰，又可谋求实现高密度安装。
-
公开(公告)号：CN101083256B
公开(公告)日：2010-06-09
申请号：CN200710106535.7
申请日：2007-06-01
Applicant: 株式会社瑞萨科技
IPC: H01L25/00 , H01L23/488 , H01L23/12 , H05K1/18 , H05K1/02
CPC classification number: H05K1/0236 , H01L23/66 , H01L24/48 , H01L25/0655 , H01L25/0657 , H01L25/16 , H01L25/18 , H01L2224/16145 , H01L2224/16225 , H01L2224/48091 , H01L2224/48227 , H01L2225/0651 , H01L2225/06517 , H01L2225/06541 , H01L2225/06558 , H01L2924/00014 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/19105 , H01L2924/30107 , H01L2924/3011 , H01L2924/3025 , H05K1/0231 , H05K1/0237 , H05K1/141 , H05K2201/093 , H05K2201/09309 , H05K2201/09663 , H05K2201/09681 , H05K2201/09727 , H05K2201/09972 , H05K2201/10734 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明的课题是在半导体器件中在谋求共有数字半导体元件和模拟半导体元件的电源的同时实现高密度安装。将模拟用电源布线部(54A)连接到EBG布线部(52)的一端上，并且将数字用电源布线部(54D)连接到另一端上，进而，将各自的元件用接地连接端子连接到共同的接地布线部(53)上，同时在模拟用电源布线部(54A)与EBG布线部(52)之间设置分离两者的接地布线部(53)。由此，既可降低对模拟芯片(101)的电源干扰，又可谋求实现高密度安装。
-
公开(公告)号：CN1294475C
公开(公告)日：2007-01-10
申请号：CN03813518.3
申请日：2003-07-01
Applicant: 株式会社瑞萨科技
Inventor： 大坂英树
CPC classification number: G06F13/4086
Abstract: 随着在超高速数据转送中主线传送驱动器脉冲，因表皮效应·介电损耗驱动脉冲衰减在副耦合器中生成的尾部增长。因此，符号间干涉增大成为抖动的原因。在连接多个DRAM的存储器模块的存储器系统中，为了谋求数据转送的高速化，在存储器控制器和各模块之间安装方向性耦合器，通过使耦合长度随着向远端等加长抑制抖动。在存储器控制器和各模块之间安装方向性耦合器，通过使耦合长度随着向远端增长，使信号生成量为一定，抑制配线和接收器延迟的抖动。
-
公开(公告)号：CN1659499A
公开(公告)日：2005-08-24
申请号：CN03813518.3
申请日：2003-07-01
Applicant: 株式会社瑞萨科技
Inventor： 大坂英树
CPC classification number: G06F13/4086
Abstract: 随着在超高速数据转送中主线传送驱动器脉冲，因表皮效应·介电损耗驱动脉冲衰减在副耦合器中生成的尾部增长。因此，符号间干涉增大成为抖动的原因。在连接多个DRAM的存储器模块的存储器系统中，为了谋求数据转送的高速化，在存储器控制器和各模块之间安装方向性耦合器，通过使耦合长度随着向远端等加长抑制抖动。在存储器控制器和各模块之间安装方向性耦合器，通过使耦合长度随着向远端增长，使信号生成量为一定，抑制配线和接收器延迟的抖动。
-
-
-
Search Results
4
records
(took 0.042 seconds)
