公开(公告)号：CN100456043C

公开(公告)日：2009-01-28

申请号：CN200480009920.4

申请日：2004-02-16

Applicant: 爱德万测试株式会社

Inventor： 安肯·拉马尼克 ,  马克·艾尔斯顿 ,  陈良力 ,  罗伯·萨乌尔

IPC: G01R31/319

Abstract: 本发明描述一种用于半导体测试系统的分布式操作系统，如自动化测试设备(ATE)。该操作系统包括一用于藉由一系统控制器实现对一个或多个现场控制器进行控制的主操作系统。一个或多个本地操作系统，每个都与一现场控制器相关联，藉由一相关联的现场控制器实现对一个或多个测试模块的控制。每个测试模块在一测试现场执行对一个对应的被测元件的测试。

公开(公告)号：CN1768275A

公开(公告)日：2006-05-03

申请号：CN200480008414.3

申请日：2004-03-30

Applicant: 爱德万测试株式会社

Inventor： 东晋作 ,  市吉清司 ,  安肯·拉马尼克 ,  马克·艾尔斯顿 ,  陈利 ,  罗伯·萨乌尔 ,  瑞马克德兰·克里沙瓦米 ,  赫杉吉尔·辛区 ,  足立敏明 ,  田原善文

IPC: G01R31/3183

CPC classification number: G01R31/318342 ,  G01R31/318307 ,  G01R31/31907

Abstract: 本发明提供一种测试模拟装置，其具有对依据不同循环周期生成测试信号用的所述数个测试模组实施模拟的数个测试模组模拟部；使所述数个测试模组模拟部模拟生成的循环时间相对应的测试信号的测试信号生成用计时时间实施生成的同步模拟部；对所述同步模拟部生成出的数个所述测试信号生成用计时时间，按时间顺序进行排列并实施依次输出用的计时时间排列部；以及使与所述计时时间排列部输出的一个所述测试信号生成用计时时间相对应的所述测试模组模拟部分，在与该一个测试信号生成用计时时间相对应的循环时间里模拟生成测试信号用的进度安排部。

公开(公告)号：CN1774642A

公开(公告)日：2006-05-17

申请号：CN200480009920.4

申请日：2004-02-16

Applicant: 爱德万测试株式会社

Inventor： 安肯·拉马尼克 ,  马克·艾尔斯顿 ,  陈良力 ,  罗伯·萨乌尔

IPC: G01R31/319

Abstract: 本发明描述一种用于半导体测试系统的分布式操作系统，如自动化测试设备(ATE)。该操作系统包括一用于藉由一系统控制器实现对一个或多个现场控制器进行控制的主操作系统。一个或多个本地操作系统，每个都与一现场控制器相关联，藉由一相关联的现场控制器实现对一个或多个测试模块的控制。每个测试模块在一测试现场执行对一个对应的被测元件的测试。

公开(公告)号：CN1701239A

公开(公告)日：2005-11-23

申请号：CN03825350.X

申请日：2003-09-25

Applicant: 爱德万测试株式会社

Inventor： 年尔斯·马可特 ,  安夫尼·里 ,  罗伯·萨乌尔 ,  若企特·雷吉苏曼 ,  矢元裕明

IPC: G01R31/316

CPC classification number: G01R31/2886

Abstract: 一种半导体组件测试装置中的锁定装置和负载板组件。该负载板组件包括一块装有测试中的组件的印刷电路板，和一块固定在此印刷电路板底部的接口板。该接口板具有两个之间具有空隙的部份。垫片连接此两个部分已形成开孔给测试头上的接触针。负载板组件被放置在固定于测试头顶面的锁定装置的顶部。通过使两个不同横截面的针延伸穿过负载板组件中接口板和印刷电路板上的两孔把负载板安放在锁定装置上。当负载板组件被安放在锁定装置上时，固定在接口板上的滚轮被锁定装置的凸轮件的凸轮槽孔所容纳。当凸轮件移动时，这些滚轮跟随凸轮槽孔运动。基于凸轮槽孔的轮廓，负载板组件可被逐渐降低，而建立印刷电路板和测试头接触针之间的电接触以锁定接口板。

公开(公告)号：CN100489554C

公开(公告)日：2009-05-20

申请号：CN200480008414.3

申请日：2004-03-30

Applicant: 爱德万测试株式会社

Inventor： 东晋作 ,  市吉清司 ,  安肯·拉马尼克 ,  马克·艾尔斯顿 ,  陈利 ,  罗伯·萨乌尔 ,  瑞马克德兰·克里沙瓦米 ,  赫杉吉尔·辛区 ,  足立敏明 ,  田原善文

IPC: G01R31/3183

CPC classification number: G01R31/318342 ,  G01R31/318307 ,  G01R31/31907

Abstract: 本发明提供一种测试装置，其具有对依据不同循环周期生成测试信号用的所述数个测试模组实施模拟的数个测试模组模拟部；使所述数个测试模组模拟部模拟生成的循环时间相对应的测试信号的测试信号生成用计时时间实施生成的同步模拟部；对所述同步模拟部生成出的数个所述测试信号生成用计时时间，按时间顺序进行排列并实施依次输出用的计时时间排列部；以及使与所述计时时间排列部输出的一个所述测试信号生成用计时时间相对应的所述测试模组模拟部分，在与该一个测试信号生成用计时时间相对应的循环时间里模拟生成测试信号用的进度安排部。

公开(公告)号：CN1754154A

公开(公告)日：2006-03-29

申请号：CN200480005082.3

申请日：2004-01-09

Applicant: 爱德万测试株式会社

Inventor： 若企特·雷吉苏曼 ,  罗伯·萨乌尔 ,  裕明·矢元

IPC: G06F11/14 ,  G06F11/07

CPC classification number: G11C29/56 ,  G01R31/3191 ,  G01R31/31935 ,  G01R31/31937

Abstract: 一种在非易失性存储器中存储插针校准数据、命令和其他数据的半导体测试系统，该系统接受来自多个供货商的插针卡，每个插针卡都包括一能存储特定校准数据的本地非易失性存储器。测试系统中的每个插针卡都能对被测元件执行不同类型的测试。插针卡上的非易失性存储器被用来存储插针卡校准数据，且与负载板和插座相关的校准数据也可被本地存储于每个插针卡的非易失性存储器中。与插针卡插槽相关的校准数据可被存储于测试系统底板上的非易失性存储器中并被用于校准插针卡的槽对槽偏斜。本地非易失性存储器还可被用于存储在模块、现场控制器和系统控制器中生成的或在其之间传送的命令、数据和错误信息，这样如果发生系统错误，将不必重新生成这些信息。