-
公开(公告)号：CN102074556B
公开(公告)日：2014-09-03
申请号：CN201010513364.1
申请日：2010-10-15
Applicant: 瑞萨电子株式会社
Inventor： 栗田洋一郎
IPC: H01L25/065 , H01L23/538 , H01L23/498 , H01L21/98 , H01L21/768
CPC classification number: H01L23/481 , H01L21/6835 , H01L23/13 , H01L23/3121 , H01L23/49822 , H01L23/49827 , H01L23/49833 , H01L24/16 , H01L24/81 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2221/68345 , H01L2224/13025 , H01L2224/16145 , H01L2224/16227 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/81001 , H01L2224/81005 , H01L2224/81801 , H01L2225/06513 , H01L2225/06541 , H01L2924/09701 , H01L2924/14 , H01L2924/15174 , H01L2924/15192 , H01L2924/15311 , H01L2924/1532 , H01L2924/00
Abstract: 本发明涉及半导体器件及其制造方法。半导体器件包括：第一内插体，该第一内插体被提供有第一芯片第一互连；第一芯片，该第一芯片被布置以在第一芯片的各表面中的一个表面中接触第一内插体；第二内插体，该第二内插体被布置以接触第一芯片的其它表面并且被提供有第一芯片第二互连；以及第二芯片组，该第二芯片组被安装在第二内插体上。作为第一芯片的各表面中的一个表面，第一芯片具有在其上形成电路元件的电路形成表面，并且第一芯片第一互连和第一芯片第二互连与电路元件电连接。通路电极被形成以从第一芯片的各表面中的所述一个表面通到所述其它表面，并且第一芯片第一互连和第一芯片第二互连中的一个通过通路电极与电路元件电连接。
-
公开(公告)号：CN101604682B
公开(公告)日：2011-10-26
申请号：CN200910151811.0
申请日：2007-10-08
Applicant: 瑞萨电子株式会社
CPC classification number: H01L23/3128 , H01L21/4857 , H01L21/6835 , H01L23/3135 , H01L23/5389 , H01L25/0652 , H01L25/18 , H01L2221/68345 , H01L2224/0554 , H01L2224/05573 , H01L2224/13025 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81005 , H01L2924/00014 , H01L2924/01079 , H01L2924/09701 , H01L2924/15192 , H01L2924/15311 , H01L2924/1532 , H01L2924/18161 , H01L2924/19041 , H01L2924/19105 , H05K3/0058 , H05K3/284 , H05K3/4682 , H05K2201/0195 , H05K2201/09527 , H05K2201/09972 , H05K2203/016 , H05K2203/1469 , H01L2924/00012 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 本发明一种电子器件，包括：第一互连层；第二互连层，其配备在所述第一互连层上并具有外部电极端子；以及第一导电插塞，其配备在所述第一互连层中，并且暴露在所述第二互连层侧上的所述第一互连层的表面上；其中形成所述第一互连层的树脂的热分解温度高于形成所述第二互连层的树脂；以及所述第二互连层侧上的所述第一导电插塞的端面的面积大于相对端面的面积。这样构建的电子器件允许采用比形成第一互连层具有更低热分解温度的树脂来形成第二互连层。因此，可以采用相对便宜的树脂用于该第二互连层，同时采用适于微处理的树脂用于该第一互连层。
-
公开(公告)号：CN1976014B
公开(公告)日：2011-03-23
申请号：CN200610163649.0
申请日：2006-12-01
Applicant: 瑞萨电子株式会社
IPC: H01L23/48 , H01L23/538 , H01L25/065 , H01L21/60 , H01L21/768
CPC classification number: H01L25/0657 , H01L21/76898 , H01L23/3128 , H01L23/481 , H01L23/562 , H01L23/642 , H01L25/50 , H01L2221/68345 , H01L2223/6622 , H01L2224/16145 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06541 , H01L2225/06572 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/10155 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2924/00012
Abstract: 一种半导体器件，包括：互连构件，第一半导体芯片，第二半导体芯片，树脂层，无机绝缘层和通孔电极。第一半导体芯片以面向下的方式安装在互连构件上。树脂层覆盖第一半导体芯片的侧表面。无机绝缘层与第一半导体芯片的后表面接触，且直接覆盖该后表面。而且，无机绝缘层在树脂层之上延伸。通孔电极穿过无机绝缘层和第一半导体芯片的半导体衬底。以面向下的方式在无机绝缘层上安装第二半导体芯片，该无机绝缘层覆盖最上层中的第一半导体芯片的背表面。
-
公开(公告)号：CN107256831A
公开(公告)日：2017-10-17
申请号：CN201710413273.2
申请日：2010-10-18
Applicant: 瑞萨电子株式会社
IPC: H01L21/56 , H01L21/60 , H01L23/498 , H01L23/60 , H01L25/065 , H01L23/31 , H01L23/538
CPC classification number: H01L21/568 , H01L21/561 , H01L23/3128 , H01L23/49816 , H01L23/49827 , H01L23/538 , H01L23/60 , H01L24/24 , H01L24/48 , H01L24/97 , H01L25/0655 , H01L25/0657 , H01L2224/16145 , H01L2224/16227 , H01L2224/16235 , H01L2224/24137 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/73204 , H01L2224/81005 , H01L2224/97 , H01L2225/0651 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/06572 , H01L2924/00014 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01082 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/15321 , H01L2924/181 , H01L2224/81 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2224/16225
Abstract: 本发明涉及制造半导体封装的方法。制造半导体封装的方法包括：提供第一半导体芯片，所述第一半导体芯片具有形成在第一主表面上的第一内部凸块电极组和形成在所述第一主表面上的第一外部凸块电极组；提供第二半导体芯片，所述第二半导体芯片具有形成在第二主表面上的第二内部凸块电极组和形成在所述第二主表面上的第二外部凸块电极组；提供插入器，所述插入器具有正表面、与所述正表面相反的反表面，形成在所述插入器中的多个内部布线，以及形成在所述插入器中的多个外部布线；以及将所述第一半导体芯片和所述第二半导体芯片布置在所述插入器的所述正表面上，使得所述第一半导体芯片与所述第二半导体芯片并排安装在所述插入器的所述正表面上。
-
公开(公告)号：CN1949952B
公开(公告)日：2014-07-30
申请号：CN200610132159.4
申请日：2006-10-12
Applicant: 瑞萨电子株式会社
IPC: H05K1/16 , H05K3/46 , H05K3/00 , H01L23/498 , H05K1/11
CPC classification number: H01L21/6835 , H01L23/49816 , H01L23/49822 , H01L24/16 , H01L24/32 , H01L2221/68345 , H01L2221/68381 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81005 , H01L2924/01046 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/09701 , H01L2924/15311 , H01L2924/1532 , H01L2924/181 , H01L2924/19041 , H01L2924/3011 , H05K3/0023 , H05K3/205 , H05K3/4007 , H05K3/4644 , H05K2201/0367 , H05K2203/0733 , Y10T29/49128 , Y10T29/4913 , H01L2924/00012 , H01L2924/00
Abstract: 一种多层配线板，具有：设置在第一表面和第二表面上的电极、交替地被层压的绝缘层和配线层、以及设置在绝缘层中且与配线层电连接的通孔。将设置在第二表面的第二电极嵌入暴露在所述第二表面的绝缘层中，且有暴露在所述第二表面的绝缘层所覆盖的第二配线层并不具有用于改善与绝缘层的粘着性的层。
-
Patent Agency Ranking
公开(公告)号：CN102194780A
公开(公告)日：2011-09-21
申请号：CN201110063767.5
申请日：2011-03-14
Applicant: 瑞萨电子株式会社
IPC: H01L23/485 , H01L23/522 , H01L23/31 , H01L21/60 , H01L21/56 , H01L21/50 , H01L21/78 , H05K3/46
CPC classification number: H01L23/3121 , H01L21/4857 , H01L21/561 , H01L21/568 , H01L21/6835 , H01L23/3128 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L24/81 , H01L24/97 , H01L2221/68345 , H01L2224/0401 , H01L2224/04105 , H01L2224/16225 , H01L2224/16227 , H01L2224/221 , H01L2224/32225 , H01L2224/73204 , H01L2224/81005 , H01L2224/81815 , H01L2224/8184 , H01L2224/95001 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/10329 , H01L2924/15174 , H01L2924/15311 , H01L2924/15331 , H01L2924/15787 , H01L2924/181 , H01L2924/3511 , H01L2224/81 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及电子器件和电子器件的制造方法。在具有多层树脂互连层的电子器件中，期望减小其支撑衬底的翘曲。通过以下步骤来制造电子器件：在支撑衬底上形成包括通孔和第一绝缘部分的下层；以及在下层上形成中间层，所述中间层包括第一互连以及覆盖所述第一互连的第二绝缘部分。通过以下步骤来形成下层：在第一电路区域和围绕其的第一区域上形成第一绝缘部分；以及在第一电路区域上形成通孔。通过以下步骤来形成中间层：在第一电路区域上形成第一互连；形成第二绝缘部分的膜以覆盖下层；以及去除第一区域上的第二绝缘部分，使得露出下层部分的上表面的外围部分。
-
公开(公告)号：CN102044449B
公开(公告)日：2017-10-03
申请号：CN201010514945.7
申请日：2010-10-18
Applicant: 瑞萨电子株式会社
CPC classification number: H01L21/568 , H01L21/561 , H01L23/3128 , H01L23/49816 , H01L23/49827 , H01L23/538 , H01L23/60 , H01L24/24 , H01L24/48 , H01L24/97 , H01L25/0655 , H01L25/0657 , H01L2224/16145 , H01L2224/16227 , H01L2224/16235 , H01L2224/24137 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/73204 , H01L2224/81005 , H01L2224/97 , H01L2225/0651 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/06572 , H01L2924/00014 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01082 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/15321 , H01L2924/181 , H01L2224/81 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明涉及半导体封装和制造半导体封装的方法。制造半导体封装的方法包括：在晶圆上形成静电放电保护元件；在晶圆的主表面上形成凸块形状的第一内部电极组使其不电气地连接到静电放电保护元件组；在晶圆的主表面上形成绝缘树脂层使其覆盖第一内部电极组；在形成绝缘树脂层之后执行晶圆的划片，以产生具有第一内部电极组的第一芯片；以及将第一内部电极组电气地连接到第二芯片的第二内部电极组。在连接中，第一内部电极组穿透绝缘树脂层，使得第一和第二内部电极组相互连接。
-
公开(公告)号：CN102074556A
公开(公告)日：2011-05-25
申请号：CN201010513364.1
申请日：2010-10-15
Applicant: 瑞萨电子株式会社
Inventor： 栗田洋一郎
IPC: H01L25/065 , H01L23/538 , H01L23/498 , H01L21/98 , H01L21/768
CPC classification number: H01L23/481 , H01L21/6835 , H01L23/13 , H01L23/3121 , H01L23/49822 , H01L23/49827 , H01L23/49833 , H01L24/16 , H01L24/81 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2221/68345 , H01L2224/13025 , H01L2224/16145 , H01L2224/16227 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/81001 , H01L2224/81005 , H01L2224/81801 , H01L2225/06513 , H01L2225/06541 , H01L2924/09701 , H01L2924/14 , H01L2924/15174 , H01L2924/15192 , H01L2924/15311 , H01L2924/1532 , H01L2924/00
Abstract: 本发明涉及半导体器件及其制造方法。半导体器件包括：第一内插体，该第一内插体被提供有第一芯片第一互连；第一芯片，该第一芯片被布置以在第一芯片的各表面中的一个表面中接触第一内插体；第二内插体，该第二内插体被布置以接触第一芯片的其它表面并且被提供有第一芯片第二互连；以及第二芯片组，该第二芯片组被安装在第二内插体上。作为第一芯片的各表面中的一个表面，第一芯片具有在其上形成电路元件的电路形成表面，并且第一芯片第一互连和第一芯片第二互连与电路元件电连接。通路电极被形成以从第一芯片的各表面中的所述一个表面通到所述其它表面，并且第一芯片第一互连和第一芯片第二互连中的一个通过通路电极与电路元件电连接。
-
公开(公告)号：CN102044449A
公开(公告)日：2011-05-04
申请号：CN201010514945.7
申请日：2010-10-18
Applicant: 瑞萨电子株式会社
CPC classification number: H01L21/568 , H01L21/561 , H01L23/3128 , H01L23/49816 , H01L23/49827 , H01L23/538 , H01L23/60 , H01L24/24 , H01L24/48 , H01L24/97 , H01L25/0655 , H01L25/0657 , H01L2224/16145 , H01L2224/16227 , H01L2224/16235 , H01L2224/24137 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/73204 , H01L2224/81005 , H01L2224/97 , H01L2225/0651 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/06572 , H01L2924/00014 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01082 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/15321 , H01L2924/181 , H01L2224/81 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明涉及半导体封装和制造半导体封装的方法。制造半导体封装的方法包括：在晶圆上形成静电放电保护元件；在晶圆的主表面上形成凸块形状的第一内部电极组使其不电气地连接到静电放电保护元件组；在晶圆的主表面上形成绝缘树脂层使其覆盖第一内部电极组；在形成绝缘树脂层之后执行晶圆的划片，以产生具有第一内部电极组的第一芯片；以及将第一内部电极组电气地连接到第二芯片的第二内部电极组。在连接中，第一内部电极组穿透绝缘树脂层，使得第一和第二内部电极组相互连接。
-
公开(公告)号：CN101937883A
公开(公告)日：2011-01-05
申请号：CN201010193932.4
申请日：2010-05-31
Applicant: 瑞萨电子株式会社
CPC classification number: H01L21/563 , H01L23/295 , H01L23/3128 , H01L2224/16225 , H01L2224/16227 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2224/81193 , H01L2224/83104 , H01L2924/00014 , H01L2924/12044 , H01L2924/00 , H01L2224/0401
Abstract: 本发明提供了半导体器件和用于制造半导体器件的方法。半导体器件包括布线层；半导体芯片，该半导体芯片被布置在布线层上，其间具有间隙，通过连接部将半导体芯片电气地连接至布线层；第一密封体，该第一密封体被填充在布线层和半导体芯片之间的空间中；以及第二密封体，该第二密封体覆盖半导体芯片。第一密封体和第二密封体包括相同的有机树脂，有机树脂包括无机填料。第二密封体具有比第一密封体更大含量的无机填料。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.031 seconds)
