-
公开(公告)号：KR1020150059086A
公开(公告)日：2015-05-29
申请号：KR1020140119243
申请日：2014-09-05
Applicant: 삼성전기주식회사
CPC classification number: H05K3/4602 , H05K1/0271 , H05K1/115 , H05K3/305
Abstract: 본발명은칩 내장기판및 그제조방법에관한것이다. 본발명의일 실시예에따른칩 내장기판은코어기판, 코어기판의일면에형성되며캐비티가형성된제1 빌드업층, 캐비티에배치된칩 및칩이배치된캐비티에채워진절연층을포함하며, 칩의일면이제1 빌드업층의최외층에위치한회로층내에위치하도록형성된다.
Abstract translation: 芯片嵌入式基板及其制造方法技术领域本发明涉及芯片嵌入式基板及其制造方法。 根据本发明的一个实施例的芯片嵌入式基板包括芯基板，形成在芯基板的一侧上并具有空腔的第一累积层，布置在空腔中的芯片和绝缘层填充 芯片布置在其中的空腔。 芯片的一侧位于位于第一堆积层的最外层上的电路层上。
-
公开(公告)号：KR101060862B1
公开(公告)日：2011-08-31
申请号：KR1020090086614
申请日：2009-09-14
Applicant: 삼성전기주식회사
CPC classification number: H01L21/486 , H01L21/4857 , H01L23/49822 , H01L23/49827 , H01L2225/06572 , H01L2924/0002 , H05K3/244 , H05K3/427 , H05K3/4602 , H05K3/4605 , H05K3/4644 , H05K2201/0979 , H05K2201/10378 , H01L2924/00
Abstract: 본 발명에 따른 인터포저는, 레이저 또는 드릴링과 같은 기계적인 방법으로 형성된 비아 홀에 도전재가 채워져 비아가 형성된, 레진을 포함하는 절연판; 상기 절연판의 상면에 설계된 회로 패턴에 따라 상기 비아와 전기적으로 연결되도록 형성되는 제1상측재배선층; 상기 제1상측재배선층의 일부가 노출되도록 적층되어 상기 제1상측재배선층을 보호하는 제1상측보호층; 상기 제1상측재배선층과 전기적으로 연결되며 설계된 회로 패턴에 따라 적층된 제2상측재배선층; 상기 제2상측재배선층의 일부가 노출되도록 적층되어 상기 제2상측재배선층을 보호하는 제2상측보호층; 및 상기 제2상측재배선층의 노출된 부분에 형성되는 언더 범프 메탈라이제이션(under bump metalization, UBM);을 포함한다.
인터포저, 동박적층판-
公开(公告)号：KR1020110045310A
公开(公告)日：2011-05-04
申请号：KR1020090101823
申请日：2009-10-26
Applicant: 삼성전기주식회사
IPC: H01L23/28
CPC classification number: H01L23/562 , H01L21/568 , H01L23/3171 , H01L24/19 , H01L24/96 , H01L2224/04105 , H01L2924/181 , H01L2924/18162 , H01L2924/3511 , H01L2924/00
Abstract: PURPOSE: A method for manufacturing a wafer level package is provided to both compress and harden a protective layer to reduce hardening deformation of a protective layer, thereby suppressing warpage of the wafer level package. CONSTITUTION: A semiconductor die(101) is arranged in a carrier(102). A releasing layer(107) is formed between the carrier and the semiconductor die. A protective layer(104) is formed in the gap between semiconductor dies by a screen print method. The protective layer is hardened by heat. The protective layer is compressed and hardened.
Abstract translation: 目的：提供一种制造晶片级封装的方法，以压缩和硬化保护层，以减少保护层的硬化变形，从而抑制晶片级封装的翘曲。 构成：半导体管芯（101）布置在载体（102）中。 在载体和半导体管芯之间形成释放层（107）。 通过丝网印刷法在半导体管芯之间的间隙中形成保护层（104）。 保护层通过加热硬化。 保护层被压缩和硬化。
-
-
公开(公告)号：KR1020150033979A
公开(公告)日：2015-04-02
申请号：KR1020130113967
申请日：2013-09-25
Applicant: 삼성전기주식회사
CPC classification number: H05K1/116 , H05K1/115 , H05K3/108 , H05K3/426 , H05K3/4644 , H05K2201/0347 , H05K2201/0959 , Y10T29/49165
Abstract: 본발명은인터포저기판및 인터포저기판제조방법에관한것이다. 본발명의실시예에따른인터포저기판은베이스기판, 베이스기판에형성된회로패턴, 베이스기판을관통하며, 회로패턴보다낮은높이를갖도록형성된관통비아를포함할수 있다.
Abstract translation: 内插板及其制造方法技术领域本发明涉及一种插入板及其制造方法。 根据本发明的实施例的插入板可以包括：基底基板，形成在基底基板上的电路图案，以及穿过基底基板并且与电路图形相比具有较低高度的通孔。
-
Patent Agency Ranking
公开(公告)号：KR101095094B1
公开(公告)日：2011-12-16
申请号：KR1020090101823
申请日：2009-10-26
Applicant: 삼성전기주식회사
IPC: H01L23/28
CPC classification number: H01L23/562 , H01L21/568 , H01L23/3171 , H01L24/19 , H01L24/96 , H01L2224/04105 , H01L2924/181 , H01L2924/18162 , H01L2924/3511 , H01L2924/00
Abstract: 본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로, (A) 캐리어에 반도체 다이를 배열하는 단계, (B) 상기 캐리어의 상기 반도체 다이 간 스크린 프린트 공법으로 보호층을 형성하는 단계, (C) 상기 보호층을 제1 열경화하는 단계, (D) 상기 보호층을 가압함과 동시에 제2 열경화하는 단계, 및 (E) 상기 캐리어를 제거하는 단계를 포함하는 것을 특징으로 하며, 반도체 다이와 보호층 간 단차가 형성되지 않고, 휨 현상을 감소시키는 웨이퍼 레벨 패키지의 제조방법을 제공한다.
열경화, 가압, 웨이퍼 레벨 패키지, 반도체 다이-
公开(公告)号：KR101009103B1
公开(公告)日：2011-01-18
申请号：KR1020080105418
申请日：2008-10-27
Applicant: 삼성전기주식회사
CPC classification number: H01L21/76898 , H01L21/481 , H01L23/3114 , H01L23/49827 , H01L2924/0002 , H01L2924/00
Abstract: 본 발명은 양면 전극 패키지 및 그 제조방법에 관한 것으로, 일면에 형성된 다이패드와 연결된 관통전극이 형성되고, 타면에 상기 관통전극과 연결된 하부 재배선층이 형성된 반도체 기판, 상기 관통전극과 연결되는 포스트 전극이 형성되고 일면에 상기 포스트 전극과 연결된 상부 재배선층이 형성된 절연층, 및 상기 반도체 기판의 일면에 형성되어 상기 관통전극과 상기 포스트 전극이 연결된 상태로 상기 절연층을 상기 반도체 기판에 부착하는 접착층을 포함하는 것을 특징으로 하며, 간단한 공정에 의해 제조될 수 있고 대구경 웨이퍼 레벨 패키지에도 적용가능한 양면 전극 패키지 및 그 제조방법을 제공한다.
DFP, 양면 전극 패키지, 관통전극, 접착층, 상부기판, 포스트 전극-
公开(公告)号：KR1020100046541A
公开(公告)日：2010-05-07
申请号：KR1020080105418
申请日：2008-10-27
Applicant: 삼성전기주식회사
CPC classification number: H01L21/76898 , H01L21/481 , H01L23/3114 , H01L23/49827 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A double sided electrode package and a manufacturing method thereof are provided to prevent a resin compound material from being hardened by manufacturing an upper substrate using a molding process or supporter. CONSTITUTION: A penetration electrode(146a) is connected to a die pad. A lower rewiring layer(148) is connected to the penetration electrode. An insulation layer includes a penetration electrode connected to a post electrode(134). The insulation layer includes the upper rewiring layer connected to the post electrode on one side. An adhesive layer is formed on one side of the semiconductor substrate and attaches the insulation layer to the semiconductor substrate when the penetration electrode is connected to the post electrode.
Abstract translation: 目的：提供双面电极封装及其制造方法，以通过使用成型工艺或支撑体制造上基板来防止树脂复合材料硬化。 构成：穿透电极（146a）连接到管芯焊盘。 下部再布线层（148）连接到穿透电极。 绝缘层包括连接到柱电极（134）的穿透电极。 绝缘层包括在一侧连接到柱电极的上重新布线层。 在半导体衬底的一侧上形成粘合剂层，并且当穿透电极连接到柱电极时，将绝缘层附着到半导体衬底。
-
公开(公告)号：KR101194469B1
公开(公告)日：2012-10-24
申请号：KR1020100134736
申请日：2010-12-24
Applicant: 삼성전기주식회사
IPC: H01L23/12
CPC classification number: H01L23/498 , H01L2924/00013 , H01L2924/0002 , H01L2224/13099 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2924/00
Abstract: 본 발명에 따른 패키지용 기판은 베이스 기판과, 상기 베이스 기판의 일면에 형성되고, 표면에 조도가 형성된 감광성 절연층 및 상기 감광성 절연층의 일면에 형성되는 시드층을 포함한다.
-
公开(公告)号：KR1020120046493A
公开(公告)日：2012-05-10
申请号：KR1020100108177
申请日：2010-11-02
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A printed circuit board and a manufacturing method thereof are provided to reduce a thermal expansion coefficient difference between a circuit layer and an insulation layer. CONSTITUTION: A core layer(110) includes a conductive layer(111) and a base insulation layer(112) which is arranged on both sides of the conductive layer. A circuit wiring layer(150) has a circuit wiring(150a) which is electrically connected to the conductive layer. A through via(115) passes through the core layer and is electrically connected to the circuit wiring layer. An insulation inner wall layer(140) is interposed between the core layer and the through via. The via is connected to the circuit wiring and the conductive layer.
Abstract translation: 目的：提供一种印刷电路板及其制造方法，以减少电路层与绝缘层之间的热膨胀系数差。 构成：芯层（110）包括布置在导电层两侧的导电层（111）和基底绝缘层（112）。 电路布线层（150）具有与导电层电连接的电路布线（150a）。 A通孔（115）穿过芯层并与电路布线层电连接。 绝缘内壁层（140）插入在芯层和通孔之间。 通孔连接到电路布线和导电层。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.021 seconds)
