-
公开(公告)号：KR1020150145113A
公开(公告)日：2015-12-29
申请号：KR1020140074525
申请日：2014-06-18
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , H01L21/31
CPC classification number: H01L27/2463 , H01L23/528 , H01L23/53295 , H01L27/2409 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1675 , H01L2924/0002 , H01L27/11507 , H01L27/11514 , H01L2924/00
Abstract: 기판에일 방향으로연장된비트라인들, 상기비트라인들과수직교차하는워드라인들, 및상기비트라인들과워드라인들의교차영역들에구성된메모리셀들을포함하고, 상기비트라인들사이를채우고및 상기워드라인들의하면에 형성된메모리셀들사이를일부채우는제 1 저유전율층, 상기메모리셀들사이의상기제 1 저유전율층의상면에적층된제 1 유전층, 상기비트라인의상면에형성된메모리셀들사이를채우는제 2 유전층, 제 2 유전층의상면에적층되고및 상기워드라인들사이를채우는제 2 저유전율층을포함하고, 및상기제 1 및제 2 저유전율층은상기제 1 및제 2 유전층보다저 유전율을가지는메모리소자가제안된다.
Abstract translation: 公开了一种存储器件，包括：沿基板上的方向延伸的位线; 与位线垂直交叉的字线; 提供在位线和字线的交叉区域中的存储单元; 填充位线之间的空间并部分地填充设置在字线的下侧的存储单元之间的空间的第一低介电常数层; 层叠在所述存储单元之间的所述第一低介电常数层的上侧的第一电介质层; 填充位于位线上侧的存储单元之间的空间的第二介电层; 以及第二低介电常数层，层叠在第二介电层的上侧并填充字线之间的空间，其中第一和第二低介电常数层具有比第一和第二介电层更低的介电常数。
-
公开(公告)号：KR1020170098673A
公开(公告)日：2017-08-30
申请号：KR1020160050113
申请日：2016-04-25
Applicant: 삼성전자주식회사
Abstract: 메모리소자는제1 방향으로연장되는제1 도전라인, 상기제1 도전라인상에서상기제1 방향과교차하는제2 방향으로연장되는제2 도전라인, 상기제2 도전라인상에서상기제1 방향으로연장되는제3 도전라인;,상기제1 도전라인과상기제2 도전라인의교차지점에배치되며, 제1 선택소자층과제1 가변저항층을포함하는제1 메모리셀; 및상기제3 도전라인과상기제2 도전라인의교차지점에배치되며, 제2 선택소자층과제2 가변저항층을포함하는제2 메모리셀을포함하고, 상기제1 선택소자층의상기제1 및제2 방향들에수직한제3 방향을따른제1 높이는상기제2 선택소자층의상기제3 방향을따른제2 높이와다르다.
Abstract translation: 存储器件包括在第一方向上延伸的第一导线，在第一导线上沿与第一方向相交的第二方向延伸的第二导线，在第二导线上沿第一方向延伸的第二导线， 第一存储单元，设置在所述第一导线和所述第二导线的交叉处，所述第一存储单元包括第一选择元件层任务1可变电阻层; 以及第二存储单元，设置在第三导线和第二导线的交叉处并且包括第二选择元件层任务2可变电阻层， 并且沿着垂直于第二方向的第三方向的第一高度不同于沿着第二选择元件层的沿着第三方向的第二高度。
-
公开(公告)号：KR1020170096722A
公开(公告)日：2017-08-25
申请号：KR1020160018304
申请日：2016-02-17
Applicant: 삼성전자주식회사
IPC: H01L45/00
CPC classification number: H01L45/1233 , H01L27/2427 , H01L27/2463 , H01L27/2481 , H01L45/06 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/149 , H01L45/1683
Abstract: 가변저항메모리장치는제1 도전라인들, 제2 도전라인들, 메모리유닛, 및절연막구조물을포함할수 있다. 상기제1 도전라인들은각각이기판상면에평행한제2 방향으로연장될수 있으며, 상기기판상면에평행하고상기제2 방향과교차하는제1 방향을따라복수개로형성될수 있다. 상기제2 도전라인들은상기제1 도전라인들상에서각각이상기제1 방향으로연장될수 있으며, 상기제2 방향을따라복수개로형성될수 있다. 상기메모리유닛은상기제1 및제2 도전라인들사이에서상기기판상면에수직한제3 방향으로이들이서로오버랩되는각 영역들에형성되며가변저항패턴을포함할수 있다. 상기절연막구조물은상기제1 및제2 도전라인들사이에형성되어상기메모리유닛들을커버할수 있으며, 상기제3 방향으로상기제1 및제2 도전라인들중 어느것과도오버랩되지않는영역들중 적어도일부에형성된에어갭을포함할수 있다.
Abstract translation: 可变电阻存储器件可以包括第一导线，第二导线，存储单元和绝缘膜结构。 所述第一导电线可以在平行于所述衬底的所述上表面的第二方向上延伸，分别，可以在沿着平行于且相交于所述基板的上表面上的第二方向的第一方向上的多个部件形成。 第二导线可以是第一，和在基座上延伸，在所述第一导电线中的每个的至少一个方向上，也可以形成沿所述第二方向上的多个块。 存储器单元可以包括可变电阻图案，该可变电阻图案形成在第一和第二导线在与基板的上表面垂直的第三方向上彼此重叠的每个区域中。 绝缘膜结构可以形成在第一和第二导线之间以覆盖存储单元，并且可以形成在不与第一和第二导线中的任一个在第三方向上重叠的区域的至少一部分上。 空隙。
-
公开(公告)号：KR1020170048740A
公开(公告)日：2017-05-10
申请号：KR1020150149200
申请日：2015-10-27
Applicant: 삼성전자주식회사
Inventor： 테라이마사유키
IPC: H01L45/00
CPC classification number: H01L27/2481 , H01L23/5221 , H01L27/2427 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/16 , H01L45/1675 , H01L45/1683
Abstract: 반도체장치및 이의제조방법이제공된다. 상기반도체장치는서로나란하게제1 방향으로연장되는제1 워드라인및 제2 워드라인, 상기제1 및제2 워드라인사이에서상기제1 방향과교차하는제2 방향으로연장되는비트라인, 상기제1 워드라인의일 면에형성되는제1 하부전극, 상기제1 하부전극상에형성되는제1 OTS, 상기제1 OTS 상에형성되는제1 중간전극, 상기제1 중간전극상에형성되는제1 PCM, 상기제1 PCM과상기비트라인의타면사이에형성되는제1 상부전극으로서, 상기제1 상부전극의상기제2 방향의폭은상기제1 중간전극의상기제2 방향의폭보다작은제1 상부전극, 상기비트라인의일 면에형성되는제2 하부전극, 상기제2 하부전극상에형성되는제2 OTS, 상기제1 OTS 상에형성되는제1 중간전극, 상기제2 중간전극상에형성되는제2 PCM 및상기제2 PCM과상기제2 워드라인사이에형성되는제2 상부전극으로서, 상기제1 상부전극의상기제1 방향의폭은상기제2 중간전극의상기제1 방향의폭보다작은제2 상부전극을포함한다.
Abstract translation: 提供了一种半导体器件及其制造方法。 所述半导体器件包括：沿彼此平行的第一方向延伸的第一字线和第二字线;在与所述第一方向交叉的第二方向上延伸的位线，所述第二方向与所述第一字线之间; 形成在一条字线的一个表面上的第一下部电极，形成在第一下部电极上的第一OTS，形成在第一OTS上的第一中间电极，形成在第一中间电极上的第二中间电极， 1 PCM，形成在第一PCM的另一侧和位线之间的第一上电极，第一上电极在第二方向上的宽度小于第一中间电极在第二方向上的宽度 形成在位线的一个表面上的第二下电极，形成在第二下电极上的第二OTS，形成在第一OTS上的第一中间电极，形成在第一中间电极上的第二中间电极， 以及形成在第二PCM覆盖基底的第二PCM和第二字线之间的第二上电极， 所述电极的所述第一方向的宽度包括比所述第二中间电极的第一方向的宽度小的第二顶电极。
-
公开(公告)号：KR1020160084095A
公开(公告)日：2016-07-13
申请号：KR1020150000571
申请日：2015-01-05
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L27/2463 , H01L27/224 , H01L27/2409 , H01L43/12 , H01L45/1675 , H01L27/11507
Abstract: 가변저항메모리소자는, 제1 방향으로각각연장되는복수개의제1 도전패턴들과, 상기제1 도전패턴들상부에배치되며, 상기제1 방향과수직하는제2 방향으로각각연장되는복수개의제2 도전패턴들과, 상기제1 도전패턴들과상기제2 도전패턴들이교차하는부위에각각배치되고, 선택소자및 가변저항소자를포함하는하부셀 구조물을포함하는패턴구조물을포함한다. 상기패턴구조물에서, 상기제1 방향으로가장자리에배치되는제1 더미패턴구조물의제2 도전패턴은이와접촉하는상기하부셀 구조물보다상기제1 방향으로더 길게돌출된다. 상기제2 방향으로가장자리에배치되는제2 더미패턴구조물의제1 도전패턴은이와접촉하는상기하부셀 구조물보다상기제2 방향으로더 길게돌출된다. 상기가변저항메모리소자는식각레지듀에의한불량이감소될수 있다.
Abstract translation: 本发明的目的是提供一种具有优异特性的可变电阻存储器件。 可变电阻存储器件包括：多个第一导电图案，其分别沿第一方向延伸; 多个第二导电图案，布置在第一导电图案的上部，并且在垂直于第一方向的第二方向上分别延伸; 以及布置在第一导电图案与第二导电图案相交的各个位置上的图案结构，并且包括包括选择装置和可变电阻装置的下单元结构。 布置在图案结构的第一方向的边界上的第一虚设图案结构的第二导电图案比连接到第一虚设图案结构的下单元结构在第一方向上更多地突出。 布置在图案结构的第二方向的边界上的第二虚设图案结构的第一导电图案比连接到第二虚设图案结构的下单元结构在第二方向上更突出。 可以减少在可变电阻存储器件中蚀刻残留物产生的错误。
-
Patent Agency Ranking
公开(公告)号：KR102171264B1
公开(公告)日：2020-10-28
申请号：KR1020140074525
申请日：2014-06-18
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , H01L21/31
-
公开(公告)号：KR1020150146324A
公开(公告)日：2015-12-31
申请号：KR1020140076772
申请日：2014-06-23
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L29/861
CPC classification number: H01L45/1253 , H01L27/2409 , H01L27/2463 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L27/11507
Abstract: 하부배선상의스위칭소자, 상기스위칭소자상의저항엘리먼트, 및상기저항엘리먼트상의상부배선을포함하는저항성메모리소자가제안된다. 상기스위칭소자는다이오드전극, 상기다이오드전극상의하부고농도애노드전극, 상기하부고농도애노드전극상의하부중간농도애노드전극, 상기하부중간농도애노드전극상의공통캐소드전극, 상기공통캐소드전극상의상부저농도애노드전극, 및상기상부저농도애노드전극상의상부고농도애노드전극을포함한다. 상기하부중간농도애노드전극의피크도핑농도는상기상부저농도애노드전극의피크도핑농도보다적어도 10배이상높다.
Abstract translation: 建议的一种电阻式存储器件，其包括在下一行上的开关器件，开关器件上的电阻元件和电阻元件上的上限线。 开关器件包括二极管电极，二极管电极上的下部高浓度阳极电极，下部高浓度阳极电极上的下部中等浓度阳极电极，下部中等浓度阳极电极上的共同阴极电极， 公共阴极上的上低浓度阳极电极和上低浓度阳极电极上的上高浓度阳极电极。 下部中等浓度阳极电极的峰值掺杂浓度比上部低浓度阳极电极的峰值掺杂浓度高至少十倍。
-
公开(公告)号：KR1020150043131A
公开(公告)日：2015-04-22
申请号：KR1020130122189
申请日：2013-10-14
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/249 , H01L27/2454 , H01L45/04 , H01L45/1226 , H01L45/146 , H01L27/2463 , H01L21/28273 , H01L21/823487 , H01L27/10885 , H01L27/10891 , H01L27/2481
Abstract: 반도체메모리소자는, 기판상에수직방향으로연장되는제1 필라와, 상기제1 필라의제1 측면을따라서상기기판상에순차적으로적층되는제1 층간절연층패턴, 제1 도전층패턴, 제2 층간절연층패턴및 제2 도전층패턴과, 상기제1 필라의제1 측면과상기제1 도전층패턴의제1 측면사이에개재되는저항변화층, 및상기제1 필라의제1 측면과상기제2 도전층패턴의제1 측면사이에개재되는절연층을포함한다.
Abstract translation: 半导体存储器件包括在衬底上垂直延伸的第一柱，沿着衬底依次层叠在衬底上的第一层间绝缘层图案，第一导电层图案，第二层间绝缘层图案和第二导电层图案 第一支柱的第一横向侧，插在第一支柱的第一横向侧和第一导电层图案的第一横向侧之间的可变电阻层和介于第一支柱的第一横向侧之间的绝缘层 第一支柱和第二导电层图案的第一侧面。
-
公开(公告)号：KR102126967B1
公开(公告)日：2020-07-08
申请号：KR1020130121486
申请日：2013-10-11
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
-
公开(公告)号：KR102061694B1
公开(公告)日：2020-01-02
申请号：KR1020130122189
申请日：2013-10-14
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.02 seconds)
