-
公开(公告)号：KR1020040066260A
公开(公告)日：2004-07-27
申请号：KR1020030003261
申请日：2003-01-17
Applicant: 삼성전자주식회사
CPC classification number: G01R1/0466 , H01R12/85 , H01R2201/20
Abstract: PURPOSE: A socket assembly for testing an IC, an IC using the same, and a tester using the same are provided to enhance the test reliability by selecting a connecting state between a test board and the IC according to a characteristic of the IC. CONSTITUTION: A socket assembly for testing an IC includes a guide block, a guide part, and a press plate. The guide block(40) is installed on a test board including terminals. The IC is inserted into an upper part of the guide block. The guide part(44) is installed in the inside of the guide block. The guide part is used for guiding a falling position of the IC in order to connect each lead of the IC to the terminals. The press plate(50) is coupled to the guide block. A pressing projection(54) is formed on a bottom side of the press plate in order to press the leads of the IC.
Abstract translation: 目的：提供用于测试IC的插座组件，使用其的IC和使用其的测试仪，以通过根据IC的特性选择测试板和IC之间的连接状态来提高测试的可靠性。 构成：用于测试IC的插座组件包括引导块，引导部分和压板。 引导块（40）安装在包括端子的测试板上。 IC插入导块的上部。 引导部分（44）安装在引导块的内部。 引导部分用于引导IC的下降位置，以将IC的每个引线连接到端子。 压板（50）联接到引导块。 为了按压IC的引线，在压板的底侧形成按压突起（54）。
-
-
公开(公告)号：KR100534208B1
公开(公告)日：2005-12-08
申请号：KR1020030003261
申请日：2003-01-17
Applicant: 삼성전자주식회사
CPC classification number: G01R1/0466 , H01R12/85 , H01R2201/20
Abstract: 본 발명은 테스트보드와 집적소자를 직접 접속에 의해 접속이 이루어지게 함으로써 리드와 단자 사이의 부하용량을 줄여 전기적 특성 검사의 신뢰도를 높이도록 하는 집적소자 테스터용 소켓 조립체와 이를 이용하는 테스터에 관한 것으로서, 그 특징적 구성은, 단자들이 형성된 주위의 테스트보드에 설치되어 상기 단자들에 대향하여 상부로부터 집적소자가 출입 가능하도록 그 영역범위를 형성하는 가이드블록과; 상기 영역범위에 대한 상기 가이드블록의 내측에 구비되어 집적소자의 각 리드가 상기 단자들에 각각 직접 접속되게 집적소자의 하강 위치를 안내하는 가이드부; 및 상기 가이드블록과의 결합에 의해 저면에 구비한 가압돌기로 하여금 집적소자의 리드들을 대응하는 각 단자에 접속되게 가압토록 하는 가압판으로 이루어진다. 위의 구성을 포함한 본 발명에 의하면, 테스트보드에 대하여 집적소자의 직·간접 접속을 선택할 수 있어 효율적이고, 직접 접속에 의해 부하용량을 줄임으로써 그 테스트의 신뢰도가 향상되며, 이를 통한 다양한 니들의 특성 테스트 및 비교를 통해 최적 구조를 갖는 니들 사양과 그 선정이 용이할 뿐 아니라 니들을 이용한 간접 접속 관계와 마찬가지로 다량의 집적소자를 연속하여 테스트할 수 있는 효과가 있다.
-
公开(公告)号：KR1020160074825A
公开(公告)日：2016-06-29
申请号：KR1020140183287
申请日：2014-12-18
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: G11C13/0004 , G11C7/00 , G11C8/00 , G11C11/16 , G11C11/1659 , G11C2213/71 , G11C2213/72 , H01L27/224 , H01L27/2409 , H01L27/2481 , H01L27/11509
Abstract: 가변저항메모리소자는, 기판상의상부배선들, 상기기판과상기상부배선들사이에제공되고, 상기기판의상면에수직한방향으로서로이격되어배치되는제1 워드라인및 제2 워드라인, 상기제1 워드라인및 상기제2 워드라인사이에배치되고, 상기제1 워드라인및 상기제2 워드라인에교차하는제1 비트라인, 상기제1 워드라인및 상기제1 비트라인의교차점, 및상기제2 워드라인및 상기제1 비트라인의교차점에제공되는메모리셀들, 상기제1 워드라인과상기상부배선들중 대응하는상부배선을직접연결하는제1 워드라인콘택; 및상기제2 워드라인과상기상부배선들중 대응하는상부배선을직접연결하는제2 워드라인콘택을포함한다. 상기제1 워드라인은상기제1 워드라인콘택및 이에연결된상부배선을통하여제1 주변회로에연결되고, 상기제2 워드라인은상기제2 워드라인콘택및 이에연결된상부배선을통하여상기제1 주변회로에연결된다.
Abstract translation: 本发明的技术项目是提供一种可变电阻存储器件，其需要降低制造成本。 可变电阻存储器件包括：衬底上的上电极; 第一和第二字线，设置在基板和上部导线之间，并且分别设置在基板的上侧的垂直方向上; 布置在第一和第二字线之间并与第一和第二字线相交的第一位线; 提供在第一字线和第一位线的交点处的存储单元，以及第二字线和第一位线的交点; 第一字线接触件，用于将第一字线与上部导线中的相应的上部导线直接连接; 以及第二字线触点，以将第二字线与上部线中的相应的上部线直接连接。 第一字线通过第一字线触点连接到第一外围电路，并且上部线连接到第一字线触点。 第二字线通过第二字线触点连接到第一外围电路，并且上部线连接到第二字线触点。
-
公开(公告)号：KR1020150145113A
公开(公告)日：2015-12-29
申请号：KR1020140074525
申请日：2014-06-18
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , H01L21/31
CPC classification number: H01L27/2463 , H01L23/528 , H01L23/53295 , H01L27/2409 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1675 , H01L2924/0002 , H01L27/11507 , H01L27/11514 , H01L2924/00
Abstract: 기판에일 방향으로연장된비트라인들, 상기비트라인들과수직교차하는워드라인들, 및상기비트라인들과워드라인들의교차영역들에구성된메모리셀들을포함하고, 상기비트라인들사이를채우고및 상기워드라인들의하면에 형성된메모리셀들사이를일부채우는제 1 저유전율층, 상기메모리셀들사이의상기제 1 저유전율층의상면에적층된제 1 유전층, 상기비트라인의상면에형성된메모리셀들사이를채우는제 2 유전층, 제 2 유전층의상면에적층되고및 상기워드라인들사이를채우는제 2 저유전율층을포함하고, 및상기제 1 및제 2 저유전율층은상기제 1 및제 2 유전층보다저 유전율을가지는메모리소자가제안된다.
Abstract translation: 公开了一种存储器件，包括：沿基板上的方向延伸的位线; 与位线垂直交叉的字线; 提供在位线和字线的交叉区域中的存储单元; 填充位线之间的空间并部分地填充设置在字线的下侧的存储单元之间的空间的第一低介电常数层; 层叠在所述存储单元之间的所述第一低介电常数层的上侧的第一电介质层; 填充位于位线上侧的存储单元之间的空间的第二介电层; 以及第二低介电常数层，层叠在第二介电层的上侧并填充字线之间的空间，其中第一和第二低介电常数层具有比第一和第二介电层更低的介电常数。
-
Patent Agency Ranking
公开(公告)号：KR1020150090472A
公开(公告)日：2015-08-06
申请号：KR1020140011149
申请日：2014-01-29
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L45/1233 , H01L27/2436 , H01L27/2481 , H01L45/04 , H01L45/08 , H01L45/1675 , H01L27/11507
Abstract: 가변저항메모리장치는제1 방향으로연장하는복수의제1 도전라인들및 제1 도전라인상부에배치되며, 제1 방향과교차하는제2 방향으로연장하는복수의제2 도전라인들을포함한다. 제1 도전라인및 제2 도전라인의교차부들에는가변저항소자를포함하는복수의메모리셀들이배치된다. 인접하는메모리셀들사이에서제1 방향으로연장하는복수의제1 에어갭들이구비되며, 인접하는메모리셀들사이에서제2 방향으로연장하는복수의제2 에어갭들이구비된다. 교차하는에어갭을통해메모리셀 동작의신뢰성을향상시킬수 있다.
Abstract translation: 本发明涉及一种可变电阻存储器件，包括：沿第一方向延伸的多个第一导电线; 以及设置在第一导电线的上部并沿与第一方向交叉的第二方向延伸的多个第二导电线。 包括可变电阻装置的多个存储单元设置在第一和第二导线的交叉部分。 在相邻的存储单元之间设置有沿第一方向延伸的多个第一气隙，并且在相邻的存储单元之间设置有沿第二方向延伸的多个第二气隙。 因此，可以通过彼此交叉的气隙来提高存储单元运动的可靠性。
-
公开(公告)号：KR102171264B1
公开(公告)日：2020-10-28
申请号：KR1020140074525
申请日：2014-06-18
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , H01L21/31
-
公开(公告)号：KR1020170045082A
公开(公告)日：2017-04-26
申请号：KR1020150171648
申请日：2015-12-03
Applicant: 삼성전자주식회사
Abstract: 자기터널접합을포함하는반도체메모리장치가제공된다. 반도체메모리장치는반도체기판상에배치된선택트랜지스터; 상기선택트랜지스터의드레인영역과연결되는하부콘택플러그; 및상기하부콘택플러그상의자기터널접합패턴을포함하되, 상기자기터널접합패턴은하부전극, 상부전극, 상기상부및 하부전극들사이의제 1 및제 2 자성층들, 및상기제 1 및제 2 자성층들사이의터널배리어층을포함하며, 상기하부전극은상기하부콘택플러그와접촉하며, 비정질의탄탈륨질화막으로이루어질수 있다.
Abstract translation: 提供了一种包括磁性隧道结的半导体存储器件。 一种半导体存储器件包括：设置在半导体衬底上的选择晶体管; 连接到选择晶体管的漏极区域的下部接触插塞; 并且包括：在所述下接触插塞，其中，所述磁隧道结图案包括下电极，上电极的磁隧道结图案，所述第一mitje第一mitje第二磁性层之间的第二磁性层，以及上部和下部电极 其中下电极与下接触插塞接触并且可以由非晶氮化钽膜形成。
-
公开(公告)号：KR1020170038519A
公开(公告)日：2017-04-07
申请号：KR1020150138000
申请日：2015-09-30
Applicant: 삼성전자주식회사
CPC classification number: H01L43/08 , G11C11/161 , H01L27/228 , H01L43/02 , H01L43/10 , H01L43/12
Abstract: 자기저항메모리소자의제조에서, 기판상에하부전극, 자기터널접합(MTJ) 구조물및 상부전극을포함하는메모리구조물을형성한다. 플라즈마를이용하는증착공정을수행하여상기메모리구조물의표면을덮는제1 보호막을형성한다. 상기제1 보호막형성하는것과다른방식의플라즈마를이용하는증착공정을통해상기제1 보호막상에제2 보호막을형성한다. 상기제1 및제2 보호막이구비됨으로써, 상기메모리구조물이보호되어자기저항메모리소자의특성이향상될수 있다.
Abstract translation: 在制造磁阻存储器件时，在包括底电极，磁隧道结（MTJ）结构和上电极的衬底上形成存储器结构。 执行使用等离子体的沉积工艺以形成覆盖存储器结构的表面的第一保护膜。 通过使用与用于形成第一保护膜的不同的等离子体的沉积工艺在第一保护膜上形成第二保护膜。 通过提供第一和第二保护膜，可以保护存储器结构并且可以改善磁阻存储器件的特性。
-
公开(公告)号：KR1020150054406A
公开(公告)日：2015-05-20
申请号：KR1020130136809
申请日：2013-11-12
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L27/2409 , H01L27/2463 , H01L27/2481 , H01L27/249 , H01L45/04 , H01L45/085 , H01L45/1226 , H01L45/1233 , H01L45/1253 , H01L45/142 , H01L45/145 , H01L45/146 , H01L45/147 , H01L45/1616 , H01L45/1675 , H01L27/11585
Abstract: 반도체소자및 그제조방법에서, 반도체소자는기판상에형성되는제1 전극을포함한다. 상기제1 전극상에는, 제1 폭을갖는선택소자패턴이구비된다. 상기선택소자패턴상에는상기제1 폭보다좁은제2 폭을갖는저항변화막패턴이구비된다. 상기저항변화막패턴의서로마주하는한 쌍의제1 측벽에는제1 보호막패턴이구비된다. 상기저항변화막패턴의서로마주하는다른한 쌍의제2 측벽에는제2 보호막패턴이구비된다. 또한, 상기저항변화막패턴상에는제2 전극이구비된다. 상기반도체소자는저항변화막패턴의측벽데미지가감소되어우수한특성을가질수 있다.
Abstract translation: 在半导体器件和制造方法中，半导体器件包括形成在衬底上的第一电极。 在第一电极上形成具有第一宽度的选择元件图案。 在选择元件图案上形成具有比第一宽度窄的第二宽度的电阻变化膜图案。 第一保护膜图案形成在彼此面对的电阻变化膜图案的一对第一侧壁上。 第二保护膜图案形成在彼此面对的电阻变化膜图案的一对第二侧壁上。 此外，在电阻变化膜图案上形成第二电极。 半导体器件具有优异的特性，因为电阻变化膜图案的侧壁损坏减小。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.021 seconds)
