-
公开(公告)号：KR20210032592A
公开(公告)日：2021-03-25
申请号：KR1020190113457A
申请日：2019-09-16
Applicant: 삼성전자주식회사
IPC: H01L27/11582 , H01L27/1157 , H01L27/11573 , H01L29/66 , H01L29/792
CPC classification number: H01L27/11573 , H01L23/5226 , H01L23/528 , H01L27/11565 , H01L27/1157 , H01L27/11582 , H01L29/66833 , H01L29/792
Abstract: 반도체 메모리 소자에 관한 것으로, 더욱 상세하게는, 기판 상의 주변 회로 구조체; 상기 주변 회로 구조체 상의 반도체 막; 상기 반도체 막 상의 전극 구조체, 상기 전극 구조체는 적층된 전극들을 포함하고; 상기 전극 구조체를 관통하여 상기 반도체 막에 연결되는 수직 채널 구조체; 상기 전극 구조체를 관통하는 분리 구조체, 상기 분리 구조체는 제1 방향으로 연장되고, 상기 분리 구조체에 의해 상기 전극 구조체의 상기 전극이 한 쌍의 전극들로 수평적으로 분리되며; 상기 전극 구조체를 덮는 층간 절연막; 및 상기 층간 절연막을 관통하여 상기 주변 회로 구조체에 전기적으로 연결되는 관통 콘택을 포함한다.
-
公开(公告)号：KR102225782B1
公开(公告)日：2021-03-10
申请号：KR1020140095716A
申请日：2014-07-28
Applicant: 삼성전자주식회사
IPC: H01L43/08 , H01L27/115
CPC classification number: H01L27/2463 , H01L27/2409 , H01L27/2481 , H01L45/06 , H01L45/08 , H01L45/1233 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/1675
Abstract: 가변 저항 메모리 장치는 제1 방향으로 각각 연장되는 복수 개의 제1 도전 구조물들, 제1 도전 구조물들 상부에 배치되며 제1 방향과 교차하는 제2 방향으로 각각 연장되는 복수 개의 제2 도전 구조물들, 및 각각이 제1 도전 구조물들과 제2 도전 구조물들의 교차부들에 배치되어 순차적으로 적층된 선택 소자 및 가변 저항 소자를 포함하는 복수 개의 메모리 셀들을 포함하며, 각 제1 도전 구조물의 상면은 이에 접촉하는 각 선택 소자의 저면보다 상기 제2 방향으로 작은 폭을 갖는다.
-
公开(公告)号：KR1020160076078A
公开(公告)日：2016-06-30
申请号：KR1020140185781
申请日：2014-12-22
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L45/147 , H01L27/2409 , H01L27/2481 , H01L45/06 , H01L45/08 , H01L45/1233 , H01L45/1266 , H01L45/141 , H01L45/145 , H01L45/146 , H01L45/16 , H01L27/11507
Abstract: 가변저항메모리소자는, 기판의절연막상에제1 방향으로연장되는복수의제1 도전라인들과, 상기제1 방향과교차하는제2 방향으로각각연장되는복수의제2 도전라인들과, 상기제1 도전라인들및 상기제2 도전라인들의교차부들에각각배치되고, 제1 방향을따라순차적으로배치되는제1 가변저항패턴, 제1 희생막패턴및 제2 가변저항패턴을포함하는제1 가변저항구조물을포함하는제1 메모리셀들과, 상기제1 방향으로연장되는복수의제3 도전라인들및 상기제2 도전라인들및 상기제3 도전라인들의교차부들에각각배치되고, 상기제1 방향을따라순차적으로배치되는제3 가변저항패턴, 제2 희생막패턴및 제4 가변저항패턴을포함하는제2 가변저항구조물을포함하는제2 메모리셀들을포함한다. 상기가변저항메모리소자는높은신뢰성을가질수 있다.
Abstract translation: 本发明的一个目的是提供一种可变电阻存储器件，其中设置在上层和下层中的存储单元具有均匀的特性。 本发明的另一个目的是提供一种用于制造可变电阻存储器件的方法，其中设置在上层和下层中的存储单元具有均匀的特性。 根据本发明的可变电阻存储装置包括：在基板的绝缘膜上沿第一方向延伸的多个第一导线; 多个第二导线，其每一个在与第一方向交叉的第二方向上延伸; 分别设置在第一导电线和第二导线的相交部分上的第一存储单元，其包括第一可变电阻结构，第一可变电阻结构包括依次布置的第一可变电阻图案，第一牺牲膜图案和第二可变电阻图案 沿着第一个方向; 以及第二存储单元，其分别设置在第二导线和第三导线的交叉部分上，并且包括第二可变电阻结构，该第二可变电阻结构包括第三可变电阻图案，第二牺牲膜图案和第四可变电阻图案， 沿着第一方向设置。 可变电阻存储器件能够获得高可靠性。
-
公开(公告)号：KR100945513B1
公开(公告)日：2010-03-09
申请号：KR1020040100935
申请日：2004-12-03
Applicant: 삼성전자주식회사
Inventor： 정승재
IPC: G11B27/10
CPC classification number: G11B20/10527 , G11B7/00375 , G11B7/0045 , G11B7/00745 , G11B7/0946 , G11B19/041 , G11B20/10 , G11B20/1217 , G11B20/1833 , G11B27/105 , G11B27/11 , G11B2020/10675 , G11B2020/10814 , G11B2220/218 , G11B2220/2537 , G11B2220/2562
Abstract: 데이터 기록이 비정상적으로 종료되는 경우에 광 디스크 상에서 종료 지점을 검출하여 데이터 기록을 다시 시작하는 광 디스크 기록 장치 및 기록 방법이 개시된다. 본 발명에 따른 광 디스크 기록 장치는, 데이터 기록이 비정상적으로 종료되는 시점에 상기 광 디스크 상에 데이터가 기록되는 데이터 ID 값 및 상기 기록이 진행 중인 데이터의 프레임 값을 이용하여, 상기 데이터 ID로부터 상기 프레임 값만큼 레이턴시(latency) 뒤부터 상기 비정상적으로 종료된 데이터부터 데이터의 기록을 이어서 진행한다.
CD, DVD, 기록 종료, DID, 물리적 어드레스,-
公开(公告)号：KR1020080108821A
公开(公告)日：2008-12-16
申请号：KR1020070056866
申请日：2007-06-11
Applicant: 삼성전자주식회사
CPC classification number: G02F1/136286 , G02F1/1345 , G02F1/136227 , G02F1/1368
Abstract: A manufacturing method of a display substrate is provided to improve the production yield by preventing the generation of a fault. A groove(50) is formed by partly removing the base substrate(100) in which pixel regions are defined. Gate wirings(GL1,GL2) are formed by placing a conductive element(300) in the groove. A back up data line(331~336) defines the pixel region with the gate wirings. Source electrodes(500, 505, 508) and a drain electrode(550) are located in the pixel region. The back up data line and source electrode are electrically connected. Data lines(DL1, DL2) are formed by forming electricity connection part(701) which connects the adjacent back up data lines.
Abstract translation: 提供显示基板的制造方法，以通过防止产生故障来提高生产率。 通过部分去除其中限定像素区域的基底（100）形成凹槽（50）。 通过将导电元件（300）放置在凹槽中而形成栅极布线（GL1，GL2）。 备用数据线（331〜336）用栅极布线限定像素区域。 源电极（500,505,508）和漏电极（550）位于像素区域中。 备用数据线和源电极电连接。 数据线（DL1，DL2）通过形成连接相邻备用数据线的电连接部（701）形成。
-
Patent Agency Ranking
公开(公告)号：KR1020080061661A
公开(公告)日：2008-07-03
申请号：KR1020060136627
申请日：2006-12-28
Applicant: 삼성전자주식회사
Abstract: A home network simulation system and a method thereof are provided to construct and manage a home network system efficiently by enabling the test of a multi-device consisting of plural single devices even in a state that samples are no prepared. A home network simulation system comprises a simulation server which transmits a response message to a client according to a control message by the client and a device management module(223). Wherein, the device management module comprises a device object storage module(223a), a multi-device object creation module(223d), a single device object creation module(223e) and a response message creation module(223b). The multimedia object creation module is a multi device composed of a plurality of single devices corresponded to the inputted control message, and creates the multi device object if the multi device object does not exist at an object storage module. The single device object creation module creates the single device object if the single device object does not exist at the device storage module. The response message creation module creates a response message according to the control message through the stored or created single device object.
Abstract translation: 提供了家庭网络仿真系统及其方法，即使在样本未被准备的状态下，也可以通过对由多个单个设备组成的多设备的测试来有效地构建和管理家庭网络系统。 家庭网络仿真系统包括根据客户端的控制消息和设备管理模块（223）向客户端发送响应消息的模拟服务器。 其中，所述设备管理模块包括设备对象存储模块（223a），多设备对象创建模块（223d），单个设备对象创建模块（223e）和响应消息创建模块（223b）。 多媒体对象创建模块是由对应于输入的控制消息的多个单个设备构成的多设备，如果多设备对象不存在于对象存储模块，则创建多设备对象。 如果设备存储模块中不存在单个设备对象，则单个设备对象创建模块将创建单个设备对象。 响应消息创建模块通过存储或创建的单个设备对象根据控制消息创建响应消息。
-
公开(公告)号：KR1020060062176A
公开(公告)日：2006-06-12
申请号：KR1020040100935
申请日：2004-12-03
Applicant: 삼성전자주식회사
Inventor： 정승재
IPC: G11B27/10
CPC classification number: G11B20/10527 , G11B7/00375 , G11B7/0045 , G11B7/00745 , G11B7/0946 , G11B19/041 , G11B20/10 , G11B20/1217 , G11B20/1833 , G11B27/105 , G11B27/11 , G11B2020/10675 , G11B2020/10814 , G11B2220/218 , G11B2220/2537 , G11B2220/2562
Abstract: 데이터 기록이 비정상적으로 종료되는 경우에 광 디스크 상에서 종료 지점을 검출하여 데이터 기록을 다시 시작하는 광 디스크 기록 장치 및 기록 방법이 개시된다. 본 발명에 따른 광 디스크 기록 장치는, 데이터 기록이 비정상적으로 종료되는 시점에 상기 광 디스크 상에 데이터가 기록되는 데이터 ID 값 및 상기 기록이 진행 중인 데이터의 프레임 값을 이용하여, 상기 데이터 ID로부터 상기 프레임 값만큼 레이턴시(latency) 뒤부터 상기 비정상적으로 종료된 데이터부터 데이터의 기록을 이어서 진행한다.
CD, DVD, 기록 종료, DID, 물리적 어드레스,-
公开(公告)号：KR100505662B1
公开(公告)日：2005-08-03
申请号：KR1020020087246
申请日：2002-12-30
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G01R31/318536 , G01R31/318541 , G01R31/318555 , G01R31/318558
Abstract: 칩 사이즈를 저감시키는 스캔 테스트 회로를 구비한 반도체 장치, 및 그 테스트 방법이 개시된다. 상기 스캔 테스트 회로를 구비한 반도체 장치에서는, 먼저, 먹스부가 먹스 제어 신호의 제어를 받아 상기 포트별 서브 데이터 또는 포트별 코아 출력 데이터를 선택적으로 출력한다. 코아부는 상기 먹스부의 포트별 출력 데이터를 받아 처리하여 포트별 코아 내부 데이터(C1D1~C1DN)를 생성하고, 상기 포트별 코아 내부 데이터(C1D1~C1DN)를 스캔 방식으로 외부에 출력하거나, 상기 포트별 코아 내부 데이터(C1D1~C1DN) 또는 외부에서 시리얼로 입력된 포트별 테스트 벡터(TDI)를 선택적으로 처리하여 상기 포트별 코아 출력 데이터(C2D1~C2DN)를 발생시킨다. 따라서, 스캔(scan) 테스트 회로의 단순화로 칩 사이즈가 저감되고, 전체 폴트 커버리지(fault coverage)도 만족시킬 수 있으며, 이는 칩 전체적으로 스캔(scan) 방식이 지원되지 않는 칩의 경우에도 마찬가지이다.
-
公开(公告)号：KR1020040060448A
公开(公告)日：2004-07-06
申请号：KR1020020087246
申请日：2002-12-30
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G01R31/318536 , G01R31/318541 , G01R31/318555 , G01R31/318558
Abstract: PURPOSE: A semiconductor device comprising a scan test circuit reducing chip size and its test method are provided to reduce the chip size when the scan test circuits as many as the number of input/output ports are added around a programmable IP core. CONSTITUTION: The first sub logic circuit block(510) is designed in a dynamic simulation test method, and generates sub data per port by processing data inputted from the external. A MUX block(520) outputs the sub data per port or core output data per port selectively by being controlled by a MUX control signal. A core block(530) is designed in the dynamic simulation test method, and generates the core output data per port by processing the output data per port of the MUX part. And the second sub logic circuit block(540) is designed in the dynamic simulation test method, and outputs final output data to the external by processing the core output data per port.
Abstract translation: 目的：提供一种减少芯片尺寸的扫描测试电路及其测试方法的半导体器件，以便在可编程IP内核附加多达多个输入/输出端口的扫描测试电路时，减小芯片尺寸。 构成：第一子逻辑电路块（510）以动态模拟测试方法设计，并且通过处理从外部输入的数据来生成每个端口的子数据。 多路复用器块（520）通过由MUX控制信号控制，选择性地输出每端口的子数据或每端口的核心输出数据。 在动态仿真测试方法中设计了核心块（530），并通过处理MUX部分的每个端口的输出数据来生成每个端口的核心输出数据。 并且第二子逻辑电路块（540）在动态仿真测试方法中被设计，并且通过处理每个端口的核心输出数据将最终输出数据输出到外部。
-
公开(公告)号：KR1020020090107A
公开(公告)日：2002-11-30
申请号：KR1020020006042
申请日：2002-02-02
Applicant: 삼성전자주식회사
IPC: G06F9/32
CPC classification number: G06F9/3877 , G06F9/325 , G06F9/381
Abstract: PURPOSE: A method for processing a loop command using a loop buffer in a data processor is provided to decrease the power consumption and a CPU overhead and to process the loop operations efficiently. CONSTITUTION: The CPU(110) fetches and decodes the commands from a program memory(130), and transfers a signal to a coprocessor(120) if a coprocessor type command is decoded. The coprocessor decodes the coprocessor type command according to the signal from the CPU. The loop buffer(122) receives the commands in the loop from the program memory and stores the commands of a loop when the coprocessor decodes the loop operation from the coprocessor type command. The commands in the loop are sent to the loop buffer in order to be executed at a next repetition. In order to prohibit an access to the program memory while the commands in the loop are sent to the loop buffer, a disable signal is sent to the program memory.
Abstract translation: 目的：提供一种使用数据处理器中的循环缓冲器来处理循环命令的方法，以降低功耗和CPU开销，并有效地处理循环操作。 构成：如果协处理器类型命令被解码，CPU（110）从程序存储器（130）获取和解码命令，并将信号传送到协处理器（120）。 协处理器根据来自CPU的信号解码协处理器类型命令。 当协处理器从协处理器类型命令解码循环操作时，循环缓冲器（122）从程序存储器接收循环中的命令并存储循环的命令。 循环中的命令被发送到循环缓冲器，以便在下一个重复执行。 为了在循环中的命令被发送到循环缓冲器时禁止访问程序存储器，禁止信号被发送到程序存储器。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.024 seconds)
