公开(公告)号：KR101257912B1

公开(公告)日：2013-04-24

申请号：KR1020070015367

申请日：2007-02-14

Applicant: 삼성전자주식회사

Inventor： 박성주 ,  고기현 ,  윤영 ,  김수경

IPC: G11C7/10

CPC classification number: H01L25/0657 ,  G11C5/04 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이 장치를 구비하는 메모리 모듈과 이 모듈의 기판의 단자 및 라인 배치 방법을 공개한다. 이 장치는 적층된 적어도 2개의 제1 및 제2장치들을 구비하고, 제1장치의 동작을 제어하기 위한 제1제어신호를 수신하는 제1제어신호 단자, 및 제2장치의 동작을 제어하기 위한 제2제어신호를 수신하는 제2제어신호 단자가 외부의 일면에 배치되나, 제1제어신호 단자와 제2제어신호 단자가 메모리 모듈의 기판에 배치되는 제1제어신호를 전송하는 제1제어신호 라인과 제2제어신호를 전송하는 제2제어신호 라인이 배치되는 방향과 직교하는 방향을 기준으로 양측으로 서로 분리되어 배치되는 것을 특징으로 한다.

公开(公告)号：KR101526318B1

公开(公告)日：2015-06-05

申请号：KR1020090002035

申请日：2009-01-09

Applicant: 삼성전자주식회사

Inventor： 박성주 ,  고기현 ,  성명희 ,  김수경

IPC: G06F13/00 ,  G11C7/10 ,  G06F1/00

CPC classification number: H05K1/0246 ,  H05K1/14 ,  H05K1/181 ,  H05K2201/044 ,  H05K2201/09254 ,  H05K2201/10022 ,  H05K2201/10159

Abstract: 메모리모듈상에스터브저항이제거된메모리보오드형성구조가개시된다. 그러한메모리보오드형성구조는, 메인보오드상에탑재되고메모리버스를통해메모리콘트롤러와전기적으로연결된모듈소켓들과; 복수의메모리칩들이탑재되며상기메모리콘트롤러에의해제어되기위해상기모듈소켓들에각기접속되는메모리모듈보오드와; 상기메모리모듈보오드와상기메인보오드사이의전기적연결구조가 T 브랜치구조로되도록하며, 상기메모리모듈보오드에대한스터브저항기능을수행하기위해상기모듈소켓들사이에서상기메인보오드상에분기적으로배치되는스터브저항어레이부를구비한다. 본발명의실시예적구성에따르면, 메모리모듈의스터브저항이제거되므로모듈제조코스트가절감되고보오드의탑재공간이증가되는효과가있다. 또한, 메인보오드상에서 T 브랜치구조를가짐에의해메모리억세스동작의스피드가개선되는이점이있다.

公开(公告)号：KR100850286B1

公开(公告)日：2008-08-04

申请号：KR1020060005275

申请日：2006-01-18

Applicant: 삼성전자주식회사

Inventor： 김경선 ,  고기현 ,  오병하

IPC: H01L23/12

CPC classification number: H01L23/66 ,  H01L23/13 ,  H01L23/49816 ,  H01L23/562 ,  H01L24/48 ,  H01L2224/16 ,  H01L2224/4824 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19106 ,  H05K1/0231 ,  H05K3/303 ,  H05K2201/10378 ,  H05K2201/1053 ,  H05K2201/10568 ,  H05K2201/10734 ,  H05K2201/2036 ,  Y02P70/613 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 본 발명은 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는 집적회로 모듈에 관한 것으로, 본 발명에 따른 집적회로 모듈은, 반도체 다이와, 상기 반도체 다이의 입출력 패드들과는 전기적으로 각각 연결되며 일면에 일정규칙으로 복수개로 배열되는 입출력 본딩패드들과, 상기 일면의 에지 또는 에지 인접부위에 복수개의 소자본딩패드들을 구비하는 반도체 칩 패키지와; 동일한 크기와 동일한 볼 피치로 상기 반도체 칩 패키지의 입출력 본딩패드들 각각에 부착되는 복수개의 솔더볼들과; 상기 소자본딩패드들 각각에 전기적으로 연결되는 복수개의 전자소자들과; 상기 반도체 칩 패키지와는 상기 솔더볼들을 통하여 전기적으로 연결되나 상기 전자소자들과는 전기적으로 연결되지 않는 구조를 가지며, 적어도 하나 이상의 반도체 칩 패키지가 장착되기 위한 회로패턴이 라우팅되어 있는 인쇄회로기판을 구비한다. 본 발명에 따르면, 실장면적을 줄일 수 있고 효율적인 라우팅이 가능하며 패키지 크랙 등을 방지 또는 최소화할 수 있다.
집적회로, BGA, 솔더볼, 패키지, 디커플링

公开(公告)号：KR1020090012805A

公开(公告)日：2009-02-04

申请号：KR1020070076955

申请日：2007-07-31

Applicant: 삼성전자주식회사

Inventor： 윤영 ,  김수경 ,  김광섭 ,  고기현 ,  박성주

IPC: H01L23/36 ,  G06F1/20 ,  H01L25/00

CPC classification number: H01L23/467 ,  G11C5/04 ,  H01L2924/0002 ,  H05K1/0209 ,  H05K2201/0394 ,  H05K2201/09781 ,  H01L2924/00

Abstract: A thermal-emitting memory module, a thermal-emitting module socket electrically connecting the thermal-emitting memory module, a computer system comprising the thermal-emitting memory module and the thermal-emitting memory module, and a method of using the computer system comprising the same are provided to lengthen the life span of the computer system by rapidly cooling down the temperature of the computer system. A heat dissipation memory module(3) comprises a module PCB(10), semiconductor devices(13,16,19) and a heat dissipation part(20). The module PCB includes the circuit wiring. The semiconductor device is arranged on the circuit wiring. The heat dissipation part is positioned at the neighboring of the semiconductor device. A heat dissipation module socket(62) is electrically connected with the heat dissipation memory module and comprises a socket body(70). The flow reservoir is exposed through fluid flux gate(74,76). A computer system(133) comprises the heat dissipation memory module and the heat dissipation module socket. The heat dissipation memory module and the heat dissipation module socket is electrically connected.

Abstract translation: 热发射存储器模块，电连接热发射存储器模块的热发射模块插座，包括热发射存储器模块和热发射存储器模块的计算机系统，以及使用该计算机系统的方法，该计算机系统包括： 通过快速冷却计算机系统的温度来提供相同的功能来延长计算机系统的使用寿命。 散热存储器模块（3）包括模块PCB（10），半导体器件（13,16,19）和散热部分（20）。 模块PCB包括电路布线。 半导体器件布置在电路布线上。 散热部分位于半导体器件的相邻处。 散热模块插座（62）与散热存储器模块电连接并且包括插座主体（70）。 流量储存器通过流体通道门（74,76）暴露。 计算机系统（133）包括散热存储器模块和散热模块插座。 散热存储模块和散热模块插座电连接。

公开(公告)号：KR100665840B1

公开(公告)日：2007-01-09

申请号：KR1020040103954

申请日：2004-12-10

Applicant: 삼성전자주식회사

Inventor： 김도형 ,  구창우 ,  이정준 ,  고기현

IPC: H05K3/30 ,  H05K1/18

CPC classification number: G11C5/04 ,  H05K1/181 ,  H05K2201/09418 ,  H05K2201/10159 ,  H05K2203/1572 ,  Y02P70/611

Abstract: 불필요한 라우팅 공간을 최소화 할 수 있는 데이지 체인 구조의 메모리 모듈과 그 메모리 모듈 형성 방법을 개시한다. 본 발명에 의한 데이지 체인 구조의 메모리 모듈 형성 방법은, 상기 메모리 장치들 중 적어도 하나를, 상기 PCB의 길이 방향에 대하여 상기 메모리 장치의 길이 방향의 기준선이 소정의 경사를 갖도록, 상기 PCB의 적어도 일면에 탑재함을 특징으로 한다. 또한 본 발명에 의한 메모리 장치를 적어도 2개 이상 순차적으로 연결하여 PCB에 탑재한 메모리 모듈은 상기 메모리 장치들 중 적어도 하나가 상기 PCB의 길이 방향에 대하여 상기 메모리 장치의 길이 방향의 기준선이 소정의 경사를 갖도록 상기 PCB의 적어도 일면에 탑재된 것임을 특징으로 한다.
램버스 디램, 메모리 장치, 버스 라인

公开(公告)号：KR1020100082648A

公开(公告)日：2010-07-19

申请号：KR1020090002035

申请日：2009-01-09

Applicant: 삼성전자주식회사

Inventor： 박성주 ,  고기현 ,  성명희 ,  김수경

IPC: G06F13/00 ,  G11C7/10 ,  G06F1/00

CPC classification number: H05K1/0246 ,  H05K1/14 ,  H05K1/181 ,  H05K2201/044 ,  H05K2201/09254 ,  H05K2201/10022 ,  H05K2201/10159

Abstract: PURPOSE: A memory board forming structure forming stub resistance on a main board is provided to remove the stub resistance from a memory module, thereby reducing the manufacturing cost of the memory module. CONSTITUTION: Module sockets(20,21) are loaded in a main board(10) and is electrically connected with a memory controller through a memory bus. Memory module boards(30,31) includes a plurality of memory chips and is connected to the module sockets in order to be controlled with the memory controller. Stub resistance arrays(50,51) are arranged between the module sockets in order to perform a stub resistance function about the memory module board.

Abstract translation: 目的：提供在主板上形成短截线电阻的存储板形成结构，以从存储器模块中去除短截线电阻，从而降低存储器模块的制造成本。 组件：模块插座（20,21）装载在主板（10）中，并通过存储器总线与存储器控制器电连接。 存储器模块板（30,31）包括多个存储器芯片并且连接到模块插槽以便由存储器控制器控制。 串联电阻阵列（50,51）布置在模块插槽之间，以便执行关于存储器模块板的短线电阻功能。

公开(公告)号：KR100834826B1

公开(公告)日：2008-06-03

申请号：KR1020070007720

申请日：2007-01-25

Applicant: 삼성전자주식회사

Inventor： 박성주 ,  고기현 ,  윤영 ,  김수경

IPC: H01L27/04 ,  H01L23/52

CPC classification number: H05K1/0246 ,  H01L2924/0002 ,  H05K1/181 ,  H05K2201/10022 ,  H05K2201/10159 ,  H05K2201/10522 ,  H01L2924/00

Abstract: A structure of an integrated circuit module for reducing treatment loss and a method for disposing the terminal resistance of a module are provided to minimize or reduce an external physical impact or a handling damage that may be applied to a terminal resistance section of th module. A structure of an integrated circuit module includes a wiring board(10), a plurality of integrated circuit packages(28), a terminal resistance part. A mounting region having a length set in a first direction on the surface of the wiring board and a width set in a second direction. The integrated circuit packages are mounted into the mounting region of the wiring board and are spaced apart from each other in the first direction. The terminal resistance part is disposed in one of the spaced regions between the integrated circuit packages. The terminal resistance part is connected to the output of the final integrated circuit package.

Abstract translation: 提供用于减少治疗损失的集成电路模块的结构和用于设置模块的端子电阻的方法以最小化或减少可能施加到模块的端子电阻部分的外部物理冲击或处理损伤。 集成电路模块的结构包括布线板（10），多个集成电路封装（28），端子电阻部分。 安装区域，其长度设置在布线板的表面上的第一方向上，宽度设定在第二方向上。 集成电路封装被安装到布线板的安装区域中并且在第一方向上彼此间隔开。 端子电阻部分设置在集成电路封装之间的一个间隔开的区域中。 端子电阻部分连接到最终集成电路封装的输出。

公开(公告)号：KR1020060065183A

公开(公告)日：2006-06-14

申请号：KR1020040103954

申请日：2004-12-10

Applicant: 삼성전자주식회사

Inventor： 김도형 ,  구창우 ,  이정준 ,  고기현

IPC: H05K3/30 ,  H05K1/18

CPC classification number: G11C5/04 ,  H05K1/181 ,  H05K2201/09418 ,  H05K2201/10159 ,  H05K2203/1572 ,  Y02P70/611

Abstract: 불필요한 라우팅 공간을 최소화 할 수 있는 메모리 모듈과 그 메모리 모듈에 메모리 장치를 탑재하는 방법을 개시한다. 본 발명에 의한 메모리 모듈에 메모리 장치를 적어도 2개 이상 탑재하는 방법은, 상기 메모리 장치들 중 적어도 하나가, 상기 메모리 모듈의 길이 방향에 대하여 상기 메모리 장치의 길이 방향의 기준선이 소정의 경사를 갖도록, 상기 메모리 모듈의 적어도 일면에 탑재됨을 특징으로 한다. 또한 본 발명에 의한 메모리 장치를 적어도 2개 이상 탑재한 메모리 모듈은 상기 메모리 장치들 중 적어도 하나가 상기 메모리 모듈의 길이 방향에 대하여 상기 메모리 장치의 길이 방향의 기준선이 소정의 경사를 갖도록 상기 메모리 모듈의 적어도 일면에 탑재됨을 특징으로 한다.
램버스 디램, 메모리 장치, 버스 라인

公开(公告)号：KR100429878B1

公开(公告)日：2004-05-03

申请号：KR1020010055463

申请日：2001-09-10

Applicant: 삼성전자주식회사

Inventor： 고기현 ,  김광섭

IPC: H05K7/10

CPC classification number: H05K1/023 ,  G11C5/04 ,  H01L2924/0002 ,  H05K1/0231 ,  H05K1/0246 ,  H05K2201/10022 ,  H05K2201/10522 ,  H05K2201/10689 ,  H01L2924/00

Abstract: The connectors (130) arranged along an edge of a panel (101), electrically connect the memory chips (110) to an external device (200). The damping chip pad groups (120) provided adjacent to a lateral edge of the memory chips, are connected to the connectors. An independent claim is also included for method for constructing memory module.

Abstract translation: 沿着面板（101）的边缘布置的连接器（130）将存储器芯片（110）电连接到外部设备（200）。 与存储器芯片的侧边缘相邻设置的阻尼芯片焊盘组（120）连接到连接器。 构建内存模块的方法也包含独立权利要求。

公开(公告)号：KR1020030021901A

公开(公告)日：2003-03-15

申请号：KR1020010055463

申请日：2001-09-10

Applicant: 삼성전자주식회사

Inventor： 고기현 ,  김광섭

IPC: H05K7/10

CPC classification number: H05K1/023 ,  G11C5/04 ,  H01L2924/0002 ,  H05K1/0231 ,  H05K1/0246 ,  H05K2201/10022 ,  H05K2201/10522 ,  H05K2201/10689 ,  H01L2924/00

Abstract: PURPOSE: A memory module and a printed circuit board used thereto are provided to decrease the size of the memory module by interposing a damping chip among semiconductor memory chips on the printed circuit board. CONSTITUTION: A plurality of memory chips(110) are arranged on a printed circuit board main frame(100) in a longitudinal direction and have a plurality of lead wires. A substrate connector(130) is physically coupled to the memory chips(110) and an external apparatus(200) and supported by the external apparatus(200) to be formed on a side of the printed circuit board main frame(100) in order to electrically transmit and receive signal. A damping chip(120) is installed on a space among the memory chips(110) and eliminates shooting phenomena of electrical signals due to an external noise which can be generated between the substrate connector(130) and the memory chips(110).

Abstract translation: 目的：提供一种存储器模块和用于其的印刷电路板，以通过在印刷电路板上的半导体存储器芯片之间插入阻尼芯片来减小存储器模块的尺寸。 构成：多个存储芯片（110）在纵向方向上布置在印刷电路板主框架（100）上并且具有多根引线。 衬底连接器（130）物理地耦合到存储器芯片（110）和外部设备（200），并由外部设备（200）支撑以便按顺序形成在印刷电路板主框架（100）的一侧上 以电传输和接收信号。 阻尼芯片（120）安装在存储芯片（110）之间的空间上，并且消除了由于在基板连接器（130）和存储芯片（110）之间可能产生的外部噪声引起的电信号的拍摄现象。