公开(公告)号：KR1020130049540A

公开(公告)日：2013-05-14

申请号：KR1020110114631

申请日：2011-11-04

Applicant: 삼성전자주식회사

Inventor： 김석훈 ,  김상수 ,  고정근 ,  이선길 ,  조진영

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7847 ,  H01L21/26506 ,  H01L21/26593 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/7843

Abstract: PURPOSE: A method for manufacturing a semiconductor device using SMT(Stress Memorization Technique) is provided to reduce a defect by controlling a growth speed of a crystal. CONSTITUTION: A substrate with a source region and a drain region is provided(S100). C or N is implanted in an amorphous region(S120). A stress induction layer covering the substrate is formed(S130). The region is recrystallized by thermally processing the substrate(S140). The stress induction layer is removed(S150). [Reference numerals] (S100) Provide a substrate including a gate electrode and source/drain regions; (S110) Perform an amorphizing process for the source/drain regions by performing a PAI process; (S120) Implant C or N in the amorphous source/drain regions; (S130) Form a stress induction layer; (S140) Recrystallize the source/drain regions by thermally processing the substrate; (S150) Remove the stress induction layer

Abstract translation: 目的：提供一种使用SMT（应力记忆技术）制造半导体器件的方法，通过控制晶体的生长速度来减少缺陷。 构成：提供具有源极区域和漏极区域的衬底（S100）。 将C或N注入非晶区域（S120）。 形成覆盖基板的应力感应层（S130）。 该区域通过热处理基板而重结晶（S140）。 去除应力感应层（S150）。 （附图标记）（S100）提供包括栅极电极和源极/漏极区域的衬底; （S110）通过执行PAI处理对源/漏区进行非晶化处理; （S120）非晶质源极/漏极区域中的植入物C或N; （S130）形成应力感应层; （S140）通过热处理基板来重新结晶源极/漏极区域; （S150）去除应力感应层

公开(公告)号：KR1020130020221A

公开(公告)日：2013-02-27

申请号：KR1020110082715

申请日：2011-08-19

Applicant: 삼성전자주식회사

Inventor： 김석훈 ,  김상수 ,  고정근 ,  이병찬 ,  이선길 ,  조진영

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/165 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/26593 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/324 ,  H01L21/76237 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66621 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7835 ,  H01L29/7848

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve etch selectivity between a phase change region and a semiconductor substrate by removing the phase change region with a wet etching process. CONSTITUTION: An amorphous region is formed by implanting amorphous element ions to a part of a semiconductor substrate(S155). A phase change region is formed by annealing the amorphous region(S157). A concave region is formed by removing the phase change region(S160). A recess region is formed by an anisotropic wet etching process in the concave region. [Reference numerals] (S150) Forming a phase change area by changing a part of a phase on a semiconductor substrate; (S155) Forming an amorphous region by implanting amorphous element ions to a part of the semiconductor substrate; (S157) Annealing the amorphous region; (S160) Forming a concave region by removing a phase change area

Abstract translation: 目的：提供半导体器件及其制造方法，以通过用湿法蚀刻工艺去除相变区域来改善相变区域和半导体衬底之间的蚀刻选择性。 构成：通过将非晶元素离子注入到半导体衬底的一部分中形成非晶区（S155）。 通过退火非晶区域形成相变区域（S157）。 通过去除相变区域形成凹区（S160）。 通过在凹区域中的各向异性湿蚀刻工艺形成凹部区域。 （S150）通过改变半导体基板上的相位的一部分来形成相变区域; （S155）通过将非晶元素离子注入半导体衬底的一部分而形成非晶区; （S157）退火非晶区域; （S160）通过除去相变区域形成凹区域

公开(公告)号：KR1020120023968A

公开(公告)日：2012-03-14

申请号：KR1020100086415

申请日：2010-09-03

Applicant: 삼성전자주식회사

Inventor： 김석훈 ,  고정근 ,  임관용 ,  이현정 ,  권태욱 ,  강상범

IPC: H01L21/8238 ,  H01L29/78 ,  H01L27/108

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/7848

Abstract: PURPOSE: A transistor formation method, a complementary transistor formation method, and a semiconductor device manufacturing method using the same are provided to apply stress on an amorphous ion injection region by thermally treating a substrate, thereby easily arranging a crystalline ion injection region which has compressive stress. CONSTITUTION: A gate structure(140) is formed on a substrate(100). An amorphous ion injection region(102) is formed on the upper part of the substrate using the gate structure as an ion injection mask. A first tensile stress film(170) which includes metal oxide is arranged on the substrate. The amorphous ion injection region is crystallized by thermally treating the substrate. A first impurity is doped on the upper part of the substrate using the gate structure as the ion injection mask.

Abstract translation: 目的：提供晶体管形成方法，互补晶体管形成方法和使用其的半导体器件制造方法，通过热处理衬底来对非晶离子注入区域施加应力，从而容易地布置具有压缩的晶体离子注入区域 强调。 构成：在衬底（100）上形成栅极结构（140）。 使用栅极结构作为离子注入掩模，在衬底的上部形成非晶离子注入区（102）。 包括金属氧化物的第一拉伸应力膜（170）布置在基板上。 非晶离子注入区域通过热处理基底而结晶。 使用栅极结构作为离子注入掩模，在衬底的上部掺杂第一杂质。

公开(公告)号：KR101714613B1

公开(公告)日：2017-03-10

申请号：KR1020100106302

申请日：2010-10-28

Applicant: 삼성전자주식회사

Inventor： 임관용 ,  고정근 ,  강상범 ,  권의희 ,  이현정 ,  권태욱 ,  김석훈

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/6659 ,  H01L29/7835 ,  H01L29/7847

Abstract: 본발명은누설전류가감소되고채널전도성이향상된반도체소자및 이의제조방법을제공한다. 본발명의반도체소자의제조방법은, 기판상에게이트패턴을형성하는단계, 상기게이트패턴의일 측의기판상에마스크를형성하는단계, 상기기판내에불순물을주입하여비정질화영역을형성하고상기마스크를제거하는단계, 및상기기판상에상기게이트패턴을덮도록스트레스라이너를형성하고상기비정질화영역을결정화시켜재결정화영역을형성하는단계를포함한다.

Abstract translation: 半导体器件形成有形成在衬底上的栅极图案，以及在栅极图案一侧的衬底中具有层叠缺陷缺陷的再结晶区域。 半导体器件可以具有减小的漏电流和改善的沟道导电性。

公开(公告)号：KR1020120013747A

公开(公告)日：2012-02-15

申请号：KR1020100075943

申请日：2010-08-06

Applicant: 삼성전자주식회사

Inventor： 임관용 ,  고정근 ,  이현정 ,  권태욱 ,  김석훈 ,  차태호

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823412 ,  H01L21/823807 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7847 ,  H01L21/823418 ,  H01L21/823814

Abstract: PURPOSE: A strained semiconductor device manufacturing method is provided to effectively transfer stress on a substrate from a stress film by not arranging a thick etching stopping film on the substrate. CONSTITUTION: A gate structure(130) is arranged on a substrate(100). A gate insulating film(110) and a gate electrode(120) are included in the gate structure. A diffusion barrier film(160) is arranged on the substrate and the gate structure. A stress film is formed on the diffusion barrier film using metal nitride or oxide materials. The stress film is formed into a tensile stress film(170a) by heat-treating the substrate.

Abstract translation: 目的：提供应变半导体器件制造方法，通过在衬底上不设置厚的蚀刻停止膜来有效地将应力从应力膜传递到衬底上。 构成：栅极结构（130）布置在衬底（100）上。 栅极结构中包括栅极绝缘膜（110）和栅电极（120）。 扩散阻挡膜（160）布置在衬底和栅极结构上。 使用金属氮化物或氧化物材料在扩散阻挡膜上形成应力膜。 通过热处理基板将应力膜形成为拉伸应力膜（170a）。

公开(公告)号：KR101868803B1

公开(公告)日：2018-06-22

申请号：KR1020110114631

申请日：2011-11-04

Applicant: 삼성전자주식회사

Inventor： 김석훈 ,  김상수 ,  고정근 ,  이선길 ,  조진영

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/26506 ,  H01L21/26593 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/7843 ,  H01L29/7847

Abstract: 스트레스기억기술(SMT)을이용한반도체장치의제조방법이제공된다. 반도체장치의제조방법은게이트전극, 상기게이트전극의양측에위치한소오스/드레인영역을포함하는기판을제공하고, PAI(Pre-Amorphization Implant) 공정을수행하여상기소오스/드레인영역을비정질화시키고, 비정질화된상기소오스/드레인영역에 C 또는 N을임플란트하고, 상기기판을덮도록스트레스유발층을형성하고, 상기기판을열처리하여상기소오스/드레인영역을재결정화시키고, 상기스트레스유발층을제거하는것을포함한다.

公开(公告)号：KR1020150000546A

公开(公告)日：2015-01-05

申请号：KR1020130072445

申请日：2013-06-24

Applicant: 삼성전자주식회사

Inventor： 서동찬 ,  고정근 ,  정성훈 ,  이관흠 ,  이화성 ,  김겸

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/66545 ,  H01L29/0642 ,  H01L29/0653 ,  H01L29/66712 ,  H01L29/7802

Abstract: 핀 구조에서 유전율이 낮은 물질을 이용하여 게이트 스페이서를 형성함으로써, 게이트와 소오스 및/또는 드레인간의 용량 커플링(capacitive coupling) 현상을 경감시킬 수 있는 반도체 소자를 제공하는 것이다. 상기 반도체 소자는 소자 분리막 상에 돌출되어 형성된 핀형 액티브 패턴, 상기 소자 분리막 상에, 상기 핀형 액티브 패턴을 교차하도록 형성된 게이트 전극, 상기 게이트 전극의 양측에, 상기 핀형 액티브 패턴 상에 형성된 상승된 소오스/드레인(elevated source/drain), 및 상기 소자 분리막과 상기 상승된 소오스/드레인 사이에, 상기 핀형 액티브 패턴의 측벽에 형성되고, 저유전 상수(low dielectric constant)를 갖는 핀 스페이서를 포함한다.

Abstract translation: 提供一种半导体器件，其能够通过在翅片结构中使用具有低介电常数的材料形成栅极间隔来减小栅极和源极和/或漏极之间的电容耦合现象。 半导体器件包括形成在器件隔离层上以突出的翅片型有源图案，形成在器件隔离层上的跨越鳍式有源图案的栅极电极，形成在鳍片上的升高的源极和漏极 在栅电极的两侧形成有源图形，以及翅片间隔物，其形成在器件隔离层和升高的源漏之间的翅片型有源图案的侧壁上，并且具有低介电常数。

公开(公告)号：KR1020120044800A

公开(公告)日：2012-05-08

申请号：KR1020100106302

申请日：2010-10-28

Applicant: 삼성전자주식회사

Inventor： 임관용 ,  고정근 ,  강상범 ,  권의희 ,  이현정 ,  권태욱 ,  김석훈

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/6659 ,  H01L29/7835 ,  H01L29/7847 ,  H01L29/1025

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve mobility of a carrier in a channel area by applying extensible stress or compressive stress in the channel area. CONSTITUTION: A gate pattern(120) is formed on a substrate(110). The gate pattern includes a gate insulation layer(121) and a gate electrode(122). A gate spacer(124) is formed on the sidewall of the gate pattern. The gate spacer includes a first spacer(124a) and a second spacer(124b). A re-crystallization area(130) is formed on the substrate around the gate pattern and includes a laminate defect.

Abstract translation: 目的：提供半导体器件及其制造方法，通过在沟道区域中施加可伸长的应力或压缩应力来改善载流子在沟道区域中的移动性。 构成：在衬底（110）上形成栅极图案（120）。 栅极图案包括栅极绝缘层（121）和栅极电极（122）。 栅极间隔物（124）形成在栅极图案的侧壁上。 栅极间隔件包括第一间隔物（124a）和第二间隔物（124b）。 在栅极图案周围的基板上形成再结晶区域（130），并且包括层叠体缺陷。