반도체 소자의 비아 콘택 형성방법 및 그 구조
    3.
    发明公开
    반도체 소자의 비아 콘택 형성방법 및 그 구조 无效
    在半导体器件中形成接触的方法及其结构

    公开(公告)号:KR1020060082306A

    公开(公告)日:2006-07-18

    申请号:KR1020050002827

    申请日:2005-01-12

    Abstract: 본 발명은 반도체 소자의 비아 콘택 형성방법 및 그 구조에 관한 것이다. 본 발명에서는, 하부 배선 및 상부 배선을 전기적으로 연결시키는 비아 콘택을 구현함에 있어서, 상기 하부 배선을 0~100℃의 낮은 온도하에서 형성한 뒤, 상기 알루미늄막의 일부 상부 표면을 노출시키는 비아홀을 형성한다. 그리고, 상기 비아홀의 내부에 베리어막을 300~500℃의 고온 공정하에서 형성함으로써, 낮은 온도에서 형성된 상기 알루미늄막이 액티베이션되어 비아홀을 통해 상부로 부풀어오르도록 한다. 그 결과, 상기 부풀어오른 알루미늄막의 높이만큼 비아홀의 종횡비가 감소되어 갭 필 마진이 보다 확보되며, 이처럼 확보된 갭 필 마진으로 인하여 비아 콘택으로서 기능하는 도전물질의 필링 특성이 향상되어 전체 반도체 소자의 신뢰성이 우수해진다.

    반도체, 금속 배선, 비아, 블랙 비아, 말뚝 디펙

    반도체 장치의 장벽층 형성방법
    4.
    发明公开
    반도체 장치의 장벽층 형성방법 失效
    用于制造半导体器件的障碍层的方法

    公开(公告)号:KR1020030097567A

    公开(公告)日:2003-12-31

    申请号:KR1020020036010

    申请日:2002-06-26

    Abstract: PURPOSE: A method for fabricating a barrier layer of a semiconductor device is provided to eliminate the impurities like fluorine or boron included in the surface portion of a substrate and to reduce contact resistance by performing the first hydrogen plasma treatment process in a chemical vapor deposition(CVD) chamber or a plasma-enhanced chemical vapor deposition(PECVD) chamber before a refractory metal layer used as a barrier layer is deposited. CONSTITUTION: Hydrogen plasma including at least one kind of inert gas is biased with radio frequency(RF) bias power to make the hydrogen plasma face a silicon wafer while the surface of the silicon wafer is processed by using the hydrogen plasma. The RF bias power is from 50 to 900 Watts.

    Abstract translation: 目的:提供一种用于制造半导体器件的阻挡层的方法,以消除包含在衬底的表面部分中的诸如氟或硼的杂质,并且通过在化学气相沉积中进行第一氢等离子体处理工艺来降低接触电阻( CVD)室或等离子体增强化学气相沉积(PECVD)室,在沉积用作阻挡层的难熔金属层之前。 构成:包括至少一种惰性气体的氢等离子体用射频(RF)偏置功率偏置,以使氢等离子体面向硅晶片,同时通过使用氢等离子体处理硅晶片的表面。 RF偏置功率为50至900瓦特。

    반도체소자 제조방법
    7.
    发明公开
    반도체소자 제조방법 无效
    制造半导体器件的方法

    公开(公告)号:KR1020000020887A

    公开(公告)日:2000-04-15

    申请号:KR1019980039678

    申请日:1998-09-24

    Abstract: PURPOSE: A method of manufacturing a semiconductor device is provided to minimize the time loss caused during a process for forming Co into salicide. CONSTITUTION: A method of manufacturing a semiconductor device comprises the steps of: consecutively performing a first heat treatment for forming Co manufactured within the temperature range of 450 to 500 deg.C on a semiconductor substrate having patterns like a gate into CoSi within the same range of temperature; eliminating Co having imperfect combination state due to the first heat treatment by using sulfuric acid; and performing a second heat treatment within the temperature range of 800 to 900 deg.C to form the CoSi manufactured on the semiconductor substrate into CoSi2.

    Abstract translation: 目的:提供一种制造半导体器件的方法,以最小化在将自由基形成Co的过程中引起的时间损失。 构成:制造半导体器件的方法包括以下步骤:在具有类似栅极的半导体衬底的相同范围内的CoSi中连续执行在450至500℃的温度范围内制造的Co的第一热处理 的温度; 消除由于使用硫酸的第一次热处理而导致的不完全组合状态的Co; 在800〜900℃的温度范围内进行第二次热处理,在半导体基板上形成CoSi2。

    반도체장치의 금속막 형성방법
    8.
    发明公开
    반도체장치의 금속막 형성방법 无效
    半导体器件的金属膜形成方法

    公开(公告)号:KR1019990080765A

    公开(公告)日:1999-11-15

    申请号:KR1019980014234

    申请日:1998-04-21

    Inventor: 구경모 이재욱

    Abstract: 본 발명은 반도체장치의 금속막 형성방법에 관한 것이다.
    본 발명은, 반도체 기판 상에 금속막을 형성하는 반도체장치의 금속막 형성방법에 있어서, 상기 반도체 기판 상에 금속막을 형성하는 단계, 상기 금속막이 형성된 반도체 기판을 열처리하는 단계 및 상기 열처리된 반도체 기판을 회전시키며 쿨링(Cooling)하는 회전 쿨링단계를 구비하여 이루어지는 것을 특징으로 한다.
    따라서, 경계금속막에서의 전류의 누설을 방지할 수 있고, 금속막의 두께 균일도와 경도를 강화시켜 완성된 반도체장치의 불량원인을 사전에 제거할 수 있는 효과가 있다.

Patent Agency Ranking