-
公开(公告)号：KR102237735B1
公开(公告)日：2021-04-08
申请号：KR1020140072635A
申请日：2014-06-16
Applicant: 삼성전자주식회사
Abstract: 저항성 메모리 장치의 메모리 코어는 비트라인에 결합되는 적어도 하나의 제1 저항성 메모리 셀, 상보 비트라인에 결합되는 적어도 하나의 제2 저항성 메모리 셀, 제1 저항-전압 컨버터 및 비트라인 감지 증폭기를 포함한다. 제1 저항-전압 컨버터는 제1 노드에서 제1 저항성 메모리 셀과 병렬로 비트라인에 결합되고, 독출 칼럼 선택 신호에 기초하여 상기 제1 저항성 메모리 셀의 저항 값을 상응하는 전압으로 변환한다. 비트라인 감지 증폭기는 제1 노드에서 비트라인과 연결되고, 제2 노드에서 상보 비트라인과 연결되며, 감지 제어 신호에 응답하여 비트라인과 상보 비트라인의 전압 차이를 감지 및 증폭한다.
-
公开(公告)号：KR102237735B1
公开(公告)日：2021-04-08
申请号：KR1020140072635
申请日：2014-06-16
Applicant: 삼성전자주식회사
Abstract: 저항성메모리장치의메모리코어는비트라인에결합되는적어도하나의제1 저항성메모리셀, 상보비트라인에결합되는적어도하나의제2 저항성메모리셀, 제1 저항-전압컨버터및 비트라인감지증폭기를포함한다. 제1 저항-전압컨버터는제1 노드에서제1 저항성메모리셀과병렬로비트라인에결합되고, 독출칼럼선택신호에기초하여상기제1 저항성메모리셀의저항값을상응하는전압으로변환한다. 비트라인감지증폭기는제1 노드에서비트라인과연결되고, 제2 노드에서상보비트라인과연결되며, 감지제어신호에응답하여비트라인과상보비트라인의전압차이를감지및 증폭한다.
-
-
-
公开(公告)号：KR1020170092083A
公开(公告)日：2017-08-10
申请号：KR1020160059677
申请日：2016-05-16
Applicant: 삼성전자주식회사
IPC: G11C5/06 , G11C11/406 , H01L25/065 , H01L23/48
CPC classification number: G11C5/02 , G06F12/0638 , G06F2212/205 , G11C5/025 , G11C5/06 , G11C8/12 , G11C11/40611 , G11C14/0009
Abstract: 본발명의일 실시예에따른메모리패키지는불휘발성메모리칩, 불휘발성메모리칩보다빠른액세스속도를갖는휘발성메모리칩, 및외부장치로부터의리프레쉬커맨드에응답하여휘발성메모리칩에대한리프레쉬동작을수행하되, 리프레쉬동작을수행하는동안불휘발성메모리칩에저장된데이터중 적어도일부를휘발성메모리칩으로마이그레이션시키는로직칩을포함한다.
Abstract translation: 根据本发明的实施例的存储器封装件响应于来自外部装置和具有比非易失性存储器芯片更快的存取速度的易失性存储器芯片的刷新命令而在易失性存储器芯片上执行刷新操作， 以及逻辑芯片，其在执行刷新操作的同时将存储在非易失性存储器芯片中的至少一些数据迁移到易失性存储器芯片。
-
Patent Agency Ranking
公开(公告)号：KR1020170065732A
公开(公告)日：2017-06-14
申请号：KR1020150171665
申请日：2015-12-03
Applicant: 삼성전자주식회사
Abstract: 본발명에따른불휘발성메모리모듈은불휘발성메모리, 불휘발성메모리의캐시메모리인휘발성메모리, 휘발성메모리와메모리데이터라인을공유하고, 휘발성메모리와제1 채널을통해연결되고, 불휘발성메모리를제어하도록구성되는제어기, 및외부장치로부터의모듈쓰기커맨드에및 어드레스에응답하여, 제1 버스를통해제1 읽기커맨드및 상기어드레스를상기휘발성메모리로전송하고, 제2 버스를통해제1 쓰기커맨드및 상기어드레스를상기제어기로전송하도록구성되는모듈컨트롤러를포함한다.
Abstract translation: 根据本发明共享高速缓冲存储器，易失性存储器，一个易失性存储器和非易失性存储器，非易失性存储器的一个存储器中的数据线的非易失性存储器模块，并且通过所述第一信道的易失性存储器连接，以控制所述非易失性存储器 由所述控制器的，与外部装置robuteoui模块写入命令和地址的响应，根据权利要求，并发送所述第一读取命令，并从第一总线到易失性存储器中的地址，经由第二总线写入1命令和地址 到控制器。
-
公开(公告)号：KR101526496B1
公开(公告)日：2015-06-10
申请号：KR1020080092419
申请日：2008-09-19
Applicant: 삼성전자주식회사
Inventor： 김찬경
Abstract: 본발명의제1실시예에따른오실레이터는, 입력단과출력단을포함하는제1인버터; 상기제1인버터의출력단에연결되는입력단과상기제1인버터의입력단에연결되는출력단을포함하는제2인버터; 상기제1인버터에제1전류를선택적으로공급하는제1전류공급제어부; 상기제2인버터에상기제1전류와동일한전류량을가지는제2전류를선택적으로공급하는제2전류공급제어부; 상기제1인버터로부터제3전류를선택적으로유출시키는제1전류유출제어부; 상기제2인버터로부터상기제3전류와동일한전류량을가지는제4전류를선택적으로유출시키는제2전류유출제어부; 상기제1인버터의출력을반전시켜서제1출력클럭을생성하고, 상기제2전류공급제어부또는상기제2전류유출제어부를선택적으로인에이블시키는제1보조인버터; 및상기제2인버터의출력을반전시켜서상기제1출력클럭과반대논리상태를가지는제2출력클럭을생성하고, 상기제1전류공급제어부또는상기제1전류유출제어부를선택적으로인에이블시키는제2보조인버터를구비한다. 상기제1전류공급제어부와상기제2전류공급제어부는동일한구조를가지거나또는동일한전류구동능력을가지고, 상기제1전류유출제어부와상기제2전류유출제어부는동일한구조를가지거나또는동일한전류구동능력을가지고, 상기제1인버터와상기제2인버터는동일한구조를가지거나또는동일한구동능력을가진다.
-
公开(公告)号：KR1020130046248A
公开(公告)日：2013-05-07
申请号：KR1020110110719
申请日：2011-10-27
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G11C11/1673 , G11C11/2273 , G11C13/004
Abstract: PURPOSE: A nonvolatile memory device including a multilevel cell and a data reading method thereof are provided to improve the reliability of data by dealing with various deviation elements in a read operation of the multilevel cell. CONSTITUTION: A nonvolatile cell array includes a multilevel cell. A sense amplifier circuit unit(1151) corresponds to each multilevel cell and includes sense amplifier circuits(810,820,830,840) which receive a plurality of reference voltages and a data voltage from the multilevel cell. The sense amplifier circuit includes a sense amplifier circuit block to generate a data signal by combining the output signals of two or more sense amplifier circuits.
Abstract translation: 目的：提供包括多电平单元及其数据读取方法的非易失性存储器件，以通过处理多电平单元的读取操作中的各种偏差元件来提高数据的可靠性。 构成：非易失性单元阵列包括多电平单元。 感测放大器电路单元（1151）对应于每个多电平单元，并且包括从多电平单元接收多个参考电压和数据电压的读出放大器电路（810,820,830,840）。 读出放大器电路包括读出放大器电路块，用于通过组合两个或更多个读出放大器电路的输出信号来产生数据信号。
-
9.发明公开데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법 审中-实审数据读取电路，具有该读取电路的非易失性存储器件和用于读取非易失性存储器件的数据的方法
公开(公告)号：KR1020130027840A
公开(公告)日：2013-03-18
申请号：KR1020110091317
申请日：2011-09-08
Applicant: 삼성전자주식회사
CPC classification number: G11C5/145 , G11C7/12 , G11C11/1673
Abstract: PURPOSE: A data read circuit, a nonvolatile memory device including the same, and a method for reading data in the nonvolatile memory device are provided to secure the reliability of data in correspondence to the deviation of various elements related to a memory operation. CONSTITUTION: A nonvolatile cell array includes a memory cell and a reference cell. A clamping circuit(3151) is electrically connected to the memory cell and clamps the level of a voltage applied to a data sensing line in a data read operation. A clamp voltage generating unit(3172) generates a clamping voltage in response to a first voltage due to a reference cell and feeds back a clamping voltage to the clamping circuit. The clamping circuit includes a clamping transistor to receive the clamping voltage through a gate electrode.
Abstract translation: 目的：提供一种数据读取电路，包括该数据读取电路的非易失性存储器件以及用于读取非易失性存储器件中的数据的方法，以确保与存储器操作相关的各种元件的偏差对应的数据的可靠性。 构成：非易失性单元阵列包括存储单元和参考单元。 钳位电路（3151）电连接到存储器单元并且在数据读取操作中钳位施加到数据感测线的电压的电平。 钳位电压产生单元（3172）响应于由参考单元引起的第一电压产生钳位电压并将钳位电压反馈到钳位电路。 钳位电路包括钳位晶体管，以通过栅电极接收钳位电压。
-
公开(公告)号：KR100605498B1
公开(公告)日：2006-07-31
申请号：KR1020040049169
申请日：2004-06-28
Applicant: 삼성전자주식회사
Inventor： 김찬경
Abstract: 본 발명은 반도체 메모리 장치 및 이 장치의 테스트 방법을 공개한다. 이 장치는 제1 리드 데이터를 출력하는 메모리, 상기 제1 리드 데이터를 병직렬 변환하여 제2 리드 데이터를 출력하는 리드 파이프, 상기 제2 리드 데이터를 직병렬 변환하여 상기 제2 리드 데이터의 전송 속도보다 느린 제3 리드 데이터를 출력하는 라이트 파이프, 및 상기 제3 리드 데이터를 병직렬 변환하여 상기 제3 리드 데이터와 전송 속도가 같은 제4 리드 데이터를 출력하는 데이터 변환부를 구비하여 테스트 리드 동작을 수행하는 것을 특징으로 한다. 따라서, 본 발명의 반도체 메모리 장치 및 이 장치의 테스트 방법은 저속으로 동작하는 기존의 테스트 장비를 이용하여 메모리(10)를 최대 속도로 동작시키면서 반도체 메모리 장치를 테스트할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.035 seconds)
