公开(公告)号：KR1020170013746A

公开(公告)日：2017-02-07

申请号：KR1020150106828

申请日：2015-07-28

Applicant: 삼성전자주식회사

Inventor： 이규하 ,  전형준 ,  박점용 ,  박병률 ,  박지순 ,  안진호 ,  천진호

IPC: H01L23/488 ,  H01L23/522 ,  H01L21/76

CPC classification number: H01L23/481 ,  H01L21/76852 ,  H01L21/76898 ,  H01L21/78 ,  H01L23/291 ,  H01L23/293 ,  H01L23/31 ,  H01L23/3192 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/544 ,  H01L24/02 ,  H01L24/05 ,  H01L24/13 ,  H01L2223/5446 ,  H01L2224/02372 ,  H01L2224/0239 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/06151 ,  H01L2224/06156 ,  H01L2224/06181 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/14181 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/94 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/00014 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2924/014

Abstract: 반도체장치는다이영역및 상기다이영역을둘러싸는스크라이브영역을갖는기판, 상기다이영역내에서상기기판을관통하며일부가상기기판상부로노출된복수개의관통전극구조물들, 및상기기판상면에형성되며상기노출된관통전극구조물부분의측벽을감싸고상기기판의상기스크라이브영역을따라형성된스크라이브라인용홈을가지며상기관통전극구조물에인접한상기스크라이브영역의일부를커버하는돌출부를갖는보호막패턴구조물을포함한다.

Abstract translation: 半导体器件包括具有管芯区域和围绕管芯区域的划线区域的衬底，穿过管芯区域中的衬底的多个通孔结构，一部分通孔结构暴露在衬底的表面上，以及 保护层图案结构，其设置在所述基板的表面上，所述表面包围所述通孔结构的所述暴露部分的侧壁，并且具有覆盖所述划线区域的与所述通孔结构相邻的至少一部分的突出部分。

公开(公告)号：KR1020140091950A

公开(公告)日：2014-07-23

申请号：KR1020130004028

申请日：2013-01-14

Applicant: 삼성전자주식회사

Inventor： 박진호 ,  강필규 ,  김태영 ,  박병률 ,  박점용 ,  이규하 ,  정덕영 ,  최길현

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L25/0657 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/3128 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/06181 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16146 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/12044 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/00

Abstract: Provided is a method of fabricating a semiconductor device. The method of fabricating a semiconductor device comprises the steps of: providing a first wafer; forming a sacrificial layer on the first wafer; forming a delamination layer on the sacrificial layer; forming a bonding layer on the delamination layer; disposing a second wafer on the bonding layer; and bonding the first wafer and the second wafer.

Abstract translation: 提供一种制造半导体器件的方法。 制造半导体器件的方法包括以下步骤：提供第一晶片; 在所述第一晶片上形成牺牲层; 在牺牲层上形成分层; 在分层上形成粘结层; 在所述接合层上设置第二晶片; 以及接合第一晶片和第二晶片。

公开(公告)号：KR1020140080132A

公开(公告)日：2014-06-30

申请号：KR1020120149598

申请日：2012-12-20

Applicant: 삼성전자주식회사

Inventor： 강필규 ,  김태영 ,  박병률 ,  박점용 ,  박진호 ,  이규하 ,  정덕영 ,  최길현

IPC: H01L23/48

CPC classification number: H01L25/0657 ,  G11C8/00 ,  G11C16/08 ,  H01L21/6835 ,  H01L21/7684 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/3192 ,  H01L23/481 ,  H01L23/544 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2223/54426 ,  H01L2223/54473 ,  H01L2224/02372 ,  H01L2224/03002 ,  H01L2224/03614 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06181 ,  H01L2224/11002 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/1191 ,  H01L2224/13 ,  H01L2224/13024 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13169 ,  H01L2224/14051 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2225/06593 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014

Abstract: The present invention relates to a semiconductor device having a through electrode and a method for fabricating the same. The present invention includes a substrate which includes an upper surface and a lower surface opposite to the upper surface, a through electrode which penetrates the substrate and protrudes from the lower surface of the substrate, an lower insulating layer which covers the lower surface of the substrate, and an alignment key which is defined by denting a part of the lower insulating layer. The edge of the alignment key can be rounded.

Abstract translation: 本发明涉及具有贯通电极的半导体器件及其制造方法。 本发明包括一个衬底，它包括一个上表面和一个与上表面相对的下表面，一个穿透衬底并从衬底的下表面突出的通孔，一个覆盖衬底下表面的下绝缘层 以及通过凹陷下绝缘层的一部分来限定的对准键。 对齐键的边可以四舍五入。

公开(公告)号：KR1020160057077A

公开(公告)日：2016-05-23

申请号：KR1020140157801

申请日：2014-11-13

Applicant: 삼성전자주식회사

Inventor： 장주희 ,  강필규 ,  김석호 ,  김태영 ,  김효주 ,  박병률 ,  박점용 ,  안진호 ,  이규하 ,  홍의관

IPC: H01L25/07 ,  H01L21/304 ,  H01L21/31 ,  H01L21/60

CPC classification number: H01L25/50 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76885 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/53295 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14627 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/14643 ,  H01L27/1469 ,  H01L2224/0508 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/05547 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/08121 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L2924/04941 ,  H01L2924/04953

Abstract: 반도체장치제조방법에서, 제1 기판상에형성된제1 층간절연막에제1 개구를형성한다. 제1 개구의내벽및 제1 층간절연막상에제1 배리어막을형성한다. 제1 배리어막상에제1 개구의나머지부분을채우는제1 도전막을형성한다. 제1 층간절연막상면이노출될때까지제1 도전막및 제1 배리어막에 CMP 공정을수행하여, 제1 배리어막패턴및 제1 배리어막패턴의상면보다높은상면을갖는제1 도전패턴을포함하는제1 도전패턴구조물을형성한다. 제1 도전패턴구조물및 제1 층간절연막상에제1 본딩절연막구조물을형성한다. 제1 도전패턴구조물의상면이노출될때까지제1 본딩절연막구조물을평탄화한다. 제1 기판에서와유사하게제2 도전패턴구조물, 제2 층간절연막, 제2 본딩절연막구조물을포함하는제2 기판을형성한다. 제1 및제2 도전패턴구조물들이서로접촉하도록제1 및제2 기판들을서로본딩한다.

Abstract translation: 一种半导体器件的制造方法，其可以通过提高层间绝缘层之间的粘合力来提高半导体器件的可靠性，包括：在形成在第一基板上的第一层间绝缘层中形成第一开口; 在所述第一开口的内壁和所述第一层间绝缘层上形成第一阻挡层; 在所述第一阻挡层上形成第一导电层以填充所述第一开口的剩余部分; 通过对所述第一导电层和所述第一阻挡层进行CMP处理，形成包括第一阻挡层图案和第一导电图案的第一导电图案结构，所述第一导电图案具有比所述第一势垒层图案的上表面高的上表面， 露出第一层间绝缘层的表面; 在所述第一导电图案结构和所述第一层间绝缘层上形成第一接合绝缘层结构; 平面化第一接合绝缘层结构直到第一导电图案结构的上表面露出; 与第一基板类似地形成包括第二导电图案结构，第二层间绝缘层和第二接合绝缘层结构的第二基板; 以及将所述第一和第二基板彼此接合以使所述第一和第二导电图案结构彼此接触。

公开(公告)号：KR102143884B1

公开(公告)日：2020-08-12

申请号：KR1020130109201

申请日：2013-09-11

Applicant: 삼성전자주식회사

Inventor： 홍의관 ,  박병률 ,  박점용 ,  박지순 ,  이규하 ,  최시영

IPC: H01L21/673 ,  B65D85/38 ,  B65D85/86

公开(公告)号：KR102018885B1

公开(公告)日：2019-09-05

申请号：KR1020120149598

申请日：2012-12-20

Applicant: 삼성전자주식회사

Inventor： 강필규 ,  김태영 ,  박병률 ,  박점용 ,  박진호 ,  이규하 ,  정덕영 ,  최길현

IPC: H01L23/48

公开(公告)号：KR1020150030025A

公开(公告)日：2015-03-19

申请号：KR1020130109201

申请日：2013-09-11

Applicant: 삼성전자주식회사

Inventor： 홍의관 ,  박병률 ,  박점용 ,  박지순 ,  이규하 ,  최시영

IPC: H01L21/673 ,  B65D85/38 ,  B65D85/86

CPC classification number: H01L21/6733 ,  H01L21/6732 ,  H01L21/67323 ,  H01L21/67326

Abstract: The present invention relates to a wafer loader which is capable of loading a single or a combination wafer, and includes a plurality of loading parts which protrude from a main body, are arranged along an edge of a wafer, and have grooves into which an edge of the wafer is inserted. The loading parts include a first protruding part and a second protruding part having inner surfaces facing each other to allow the grooves to be defined and a buffer area which is defined by one recessed inner surface among the inner surfaces. The buffer area prevents the wafer breakage and a loss in wafer which can be generated by a physical contact between the single or the combination wafer and the wafer loader.

Abstract translation: 本发明涉及一种晶片装载机，其能够加载单个或组合晶片，并且包括从主体突出的多个负载部件，沿着晶片的边缘布置，并且具有凹槽，边缘 插入晶片。 装载部分包括第一突出部分和具有彼此面对的内表面以允许限定凹槽的第一突出部分和由内表面中的一个凹入的内表面限定的缓冲区域。 缓冲区域防止晶片破裂和晶片的损失，这可以通过单个或组合晶片与晶片装载机之间的物理接触而产生。