-
公开(公告)号：KR100545862B1
公开(公告)日：2006-01-24
申请号：KR1020000002393
申请日：2000-01-19
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: 본 발명은 반도체 커패시터 형성 공정에 있어서 웨이퍼 엣지(wafer edge)에서 질화막의 리프팅을 제어하는 방법에 관한 것이다.
본 발명은 일련의 반도체 제조 공정이 수행된 반도체 기판 상에 질화막을 형성하는 단계; 상기 질화막 상에 희생 산화막을 형성하는 단계; 상기 희생 산화막 상에 포토레지스트를 코팅한 후, 웨이퍼 엣지의 포토레지스트를 소정 간격만큼 제거하는 단계; 상기 잔존하는 포토레지스트를 경화시키는 단계; 상기 경화된 포토레지스트를 마스크로 하여 상기 엣지의 희생 산화막을 제거하는 단계; 상기 포토레지스트를 제거하는 단계; 및 상기 식각 후 잔존하는 희생 산화막을 마스크로 하여 상기 엣지의 질화막을 제거하는 단계로 이루어진다.
본 발명은 반도체 커패시터 형성 공정에 있어서, 질화막이 침식을 받지 않는 웨이퍼 엣지 구조를 형성함으로써, 질화막의 리프팅을 방지하여 소자의 신뢰성 및 수율을 향상시킨다.
웨이퍼, 엣지, 리프팅, 질화막, 커패시터Abstract translation: 本发明涉及一种用于在半导体电容器形成过程中控制晶片边缘处的氮化物膜的提升的方法。
-
公开(公告)号：KR100155830B1
公开(公告)日：1998-11-16
申请号：KR1019950016257
申请日：1995-06-19
Applicant: 삼성전자주식회사
IPC: G03F7/20 , H01L21/027
CPC classification number: G03F7/70108
Abstract: 본 발명은 변형노광장치 및 노광방법에 관한 것으로서, 사점조명계와 고리 조명계를 결합한 형태의 조명계에 관한 것이다. 본 발명의 변형노광장치의 광원부, 상기 광원부에서 발산하는 빛을 제한하는 조절 부, 상기 조절 부에서 나온 빛을 굴절 및 회절시키는 굴절 및 회절부, 상기 굴절 및 회절부에서 나오는 빛을 웨이퍼 상에 집광시키는 집광부로 구비되는 변형노광장치에 있어서, 상기 조절부는 서로 분리되어 있고 회전 대칭성을 갖는 8개의 노광구를 갖는 필터를 포함한다.
본 발명에 의하면, 해상도를 종래의 변형노광 이상으로 유지하면서 상 형성면(또는 웨이퍼) 상에 광에너지의 세기분포를 균일하게 형성된다. 또한 마스크패턴을 통과하는 빛의 이미지 형성정보를 균일하게 하므로서, 양호한 콘택패턴을 얻을 수 있고 프락시머티 효과(proximity effect)도 줄일 수 있다.-
公开(公告)号：KR1019930020636A
公开(公告)日：1993-10-20
申请号：KR1019920005292
申请日：1992-03-30
Applicant: 삼성전자주식회사
Inventor： 배경성
IPC: H01L21/76
Abstract: 본 발명 반도체 장치의 소자 분리 방법에 관한 것이다. 특히, 종래의 필드 영역은 액티브 영역으로, 종래의 액티브 영역은 소자 분리 영역으로 활용할 수 있는 반도체 장치의 제조방법에 있어서 실리콘기판위에 통상의 제1차 필드산화막을 형성하여 소자분리를 완성시킨 다음, 상기 필드산화막을 제거하는 공정; 액티브영역이 개구된 버퍼층 패턴을 상기 필드 산화막이 제거된 필드 영역위에 형성시키는 공정; 이어서 상기 액티브 영역을 산화시켜 제2차 필드산화막을 형성공정을 구비하여 이루어진 것을 특징으로 한다. 따라서 상술한 본 발명의 방법에 의하면 액티브영역으로 버즈비크현상을 줄이고 그에 따라서 버즈비크영역의 기판실리콘 표면부근에 발생하는 강제력을 줄여주며 액티브 영역의 확장 표과가 있으므로 반도체 장치의 고집적 및 전기적 특성향상에 효과적인 이점이 있다.
-
公开(公告)号：KR1020000018502A
公开(公告)日：2000-04-06
申请号：KR1019980036106
申请日：1998-09-02
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: PURPOSE: A trench isolation method is provided to improve a reliability and prevent a bridge due to a poly stringer generated in a dent portion by removing SiN liner dent formed at edge portions of the trench. CONSTITUTION: A trench(108) is formed by etching a semiconductor substrate(100) using a trench etching mask(106). After a thermal oxide(110) is formed in the trench, a SiN liner(112) is formed on the trench etching mask and the thermal oxide. A trench isolating layer(114) is formed by filling the trench. H3PO4 strip process is performed to remove the trench etching mask(106) while a portion of the SiN liner(112) is both etched, thereby generating a SiN liner dent(115). A poly spacer(116a) is formed at the dent portion(115) by filling a polysilicon layer into the dent portion, and then an oxide layer(118) is formed by oxidation the poly spacer(116a). Thereby, a bridge is prevent when a gate poly formation.
Abstract translation: 目的：提供沟槽隔离方法，通过去除形成在沟槽的边缘部分处的SiN衬垫凹陷，从而提高可靠性并防止由凹陷部分产生的多棱镜引起的桥。 构成：通过使用沟槽蚀刻掩模（106）蚀刻半导体衬底（100）来形成沟槽（108）。 在沟槽中形成热氧化物（110）之后，在沟槽蚀刻掩模和热氧化物上形成SiN衬垫（112）。 通过填充沟槽形成沟槽隔离层（114）。 执行H3PO4剥离处理以去除沟槽蚀刻掩模（106），同时SiN衬垫（112）的一部分都被蚀刻，从而产生SiN衬垫凹部（115）。 通过将多晶硅层填充到凹陷部分中，在凹陷部分（115）处形成多个间隔物（116a），然后通过氧化聚合间隔物（116a）形成氧化物层（118）。 因此，当门多晶形成时，桥被阻止。
-
公开(公告)号：KR1019990004102A
公开(公告)日：1999-01-15
申请号：KR1019970028116
申请日：1997-06-27
Applicant: 삼성전자주식회사
IPC: H01L21/3065 , H01L21/3063
Abstract: MDL(Merged DRAM with Logic) 소자의 제조시에 산화막과의 식각 선택비를 갖는 질화막 식각 방법에 관하여 개시한다. 본 발명에서는 MDL(Merged DRAM with Logic) 소자의 제조를 위하여 상면에 산화막과 질화막이 공존하는 반도체 기판에서 질화막을 선택적으로 식각할 때 상기 질화막을 인산(H
3 PO
4 )을 주성분으로 하는 식각액을 사용하여 습식 식각한다.-
Patent Agency Ranking
公开(公告)号：KR1019960042986A
公开(公告)日：1996-12-21
申请号：KR1019950014324
申请日：1995-05-31
Applicant: 삼성전자주식회사
IPC: H01L21/302
Abstract: 평탄화 공정을 단순화한 반도체장치의 트랜지스터 제조방법에 관해 개시한다. 본 발명의 트랜지스터는 반도체 체기판에 게이트전극을 형성하는 단계, 상기 게이트전극상에 게이트 절연막을 형성하는 단계, 상기 반도체기판 전면에 층간 절연막 및 희생충을 형성한 다음, 인-시츄(in-situ)로써 폴리머를 형성하는 단계, 상기 결과물 전면을 에치-백 공정조건에 의하여 상기 희생층을 평탄화하는 단계를 포함한다.
본 발명에 의하면 인-시츄(in-situ)로써 폴리머를 형성하고 에치-백 단계에서 상기 폴리머를 완전히 제거함으로써, 폴리머 잔존물이 남지 않는다. 따라서 이들은 제거하기 위한 공정이 필요없게 되고 결구 공정을 단순화할 수 있다.-
公开(公告)号：KR1020010073628A
公开(公告)日：2001-08-01
申请号：KR1020000002393
申请日：2000-01-19
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: PURPOSE: A method for controlling a lifting in a wafer edge is provided to improve reliability and yield of devices by forming a wafer edge structure resistible against attack and preventing a lifting of a nitride film. CONSTITUTION: A series of semiconductor manufacturing process is performed on a semiconductor substrate. A nitride film(20) is formed on the semiconductor substrate. A sacrificial oxide film(30) is formed on the nitride film. A photoresist is coated on the sacrificial oxide film and a photoresist of a wafer edge is removed by as much as a predetermined interval. The residual photoresist is hardened. The sacrificial oxide film of the edge is removed by using the hardened photoresist as a mask. The photoresist is removed. The nitride film of the edge is removed by using the residual sacrificial oxide film after an etching process as a mask. The sacrificial oxide film is formed by using a chemical vapor deposition method. The step of removing the photoresist of the edge by the predetermined interval is performed by a side rinse and/or EEW.
Abstract translation: 目的：提供一种用于控制晶片边缘中的提升的方法，以通过形成抵抗攻击并防止提升氮化物膜的晶片边缘结构来提高器件的可靠性和产量。 构成：在半导体衬底上进行一系列半导体制造工艺。 在半导体衬底上形成氮化物膜（20）。 在氮化膜上形成牺牲氧化膜（30）。 在牺牲氧化膜上涂覆光致抗蚀剂，并且以预定的间隔去除晶片边缘的光致抗蚀剂。 残留的光致抗蚀剂硬化。 通过使用硬化的光致抗蚀剂作为掩模去除边缘的牺牲氧化膜。 去除光致抗蚀剂。 在蚀刻处理之后，通过使用剩余的牺牲氧化膜作为掩模，去除边缘的氮化物膜。 通过使用化学气相沉积法形成牺牲氧化膜。 通过侧面清洗和/或EEW来进行边缘去除预定间隔的步骤。
-
公开(公告)号：KR100224703B1
公开(公告)日：1999-10-15
申请号：KR1019960028870
申请日：1996-07-16
Applicant: 삼성전자주식회사
IPC: H01L21/20
Abstract: 본 발명은 측면이 일정한 각으로 경사진 물질층 패턴을 식각마스크인 감광막 패턴과 물질층의 식각율을 고려하여 이방성 식각방법으로 형성한다. 예를 들면, 다 단계 이방성식각방법이 그 한 예이고 감광막 패턴과 물질층간의 상대적인 식각율차를 이용하여 감광막 패턴과 동일한 각으로 또는 더 넓거나 더 좁은 경사각으로 형성하는 것이 다른 예이다.
따라서 본 발명에 의한 경사식각을 이용한 반도체장치의 패턴 형성방법은 종래 기술에 비해 패턴의 측면 경사각을 훨씬 균일하게 형성할 수 있다. 또한, 폴리머를 생성시키는 방법이나 CD조절이 어려운 등방성식각을 이용하지 않는다. 따라서 반응챔버의 오염을 방지할 수 있고 CD의 조절이 종래에 비해 상대적으로 쉽다. 이것은 공정의 마진을 그 만큼 넓게할 수 있다는 것을 의미하므로 고집적된 반도체장치에서의 패턴 형성이 종래에 비해 쉬워진다.-
-
公开(公告)号：KR1019970018551A
公开(公告)日：1997-04-30
申请号：KR1019950029285
申请日：1995-09-07
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 신규한 구조의 반도체 메모리 장치의 커패시터가 개시되어 있다. 본 발명에 따른 반도체 메모리 장치의 적층형 커패시터는 유효면적 확장을 위해 그 스토리지 전극의 형태가 와이(Y)자 형으로 형성된다. 따라서 커패시터의 유효면적을 증가시킬 수 있다. 따라서, 셀 커패시턴스를 증가시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.016 seconds)
