公开(公告)号：KR1020160021556A

公开(公告)日：2016-02-26

申请号：KR1020140106960

申请日：2014-08-18

Applicant: 삼성전자주식회사

Inventor： 김현중 ,  김수형 ,  신상훈 ,  정주연 ,  송호영 ,  손교민 ,  이해석 ,  정부일 ,  정한빛

IPC: G11C29/42 ,  G11C11/401

CPC classification number: G11C29/52 ,  G06F11/1048 ,  G11C2029/0411

Abstract: 본발명은외부패리티비트들과내부패리티비트들을저장하도록공유되는 ECC 셀어레이를갖는메모리장치에대하여개시된다. 메모리장치는 ECC 엔진과 ECC 선택부를포함한다. ECC 엔진은데이터를수신하고, 데이터에대하여 ECC 동작을수행하여내부패리티비트들을생성한다. ECC 선택부는외부패리티비트들과내부패리티비트들을수신하고, 외부패리티비트들과내부패리티비트들중 하나를선택하여출력한다. 선택된외부패리티비트들또는내부패리티비트들은공유가능한 ECC 셀어레이에저장된다. 이에따라, 메모리장치의칩 사이즈오버헤드를줄일수 있다.

Abstract translation: 根据本发明，公开了一种具有ECC单元阵列共享以存储外部奇偶校验位和内部奇偶校验位的存储器件。 存储装置包括ECC引擎和ECC选择单元。 ECC引擎通过对数据执行ECC操作来接收数据并产生内部奇偶校验位。 ECC选择单元接收外部奇偶校验位和内部奇偶校验位，并选择并输出外部奇偶校验位和内部奇偶校验位。 所选择的外部或内部奇偶校验位存储在可共享的ECC单元阵列中。 因此，可以减少存储器件的芯片尺寸开销。

公开(公告)号：KR100518566B1

公开(公告)日：2005-10-04

申请号：KR1020030023732

申请日：2003-04-15

Applicant: 삼성전자주식회사

Inventor： 손교민 ,  서영호

IPC: G11C11/40

CPC classification number: G11C8/16 ,  G11C7/22

Abstract: 독출 동작과 기입 동작이 동시에 수행되는 집적 회로의 동작 제어 방법이 개시된다. 본 발명에 따른 집적 회로의 동작 제어 방법은 (a) 상기 기입 어드레스, 독출 어드레스 및 기입 데이터를 수신하는 단계, (b) 상기 기입 어드레스 및 상기 독출 어드레스에 응답하여 상기 메모리 블록들 및 상기 데이터 메모리 블록들 중 어디서 데이터의 독출 및 기입 동작을 수행할 것인지를 판단하는 단계, (c) 상기 (b) 단계의 결과에 응답하여, 상기 데이터 메모리 블록에서 독출 또는 기입 동작을 수행하는 단계 및 (d) 상기 (b) 단계의 결과에 응답하여, 상기 메모리 블록에서 독출 또는 기입 동작을 수행하는 단계를 구비한다.
본 발명에 따른 집적 회로의 동작 제어 방법은 클럭 신호의 한 주기 동안 독출 동작 및 기입 동작이 동시에 수행됨으로써 클럭 신호의 주기를 짧게 하기 위한 집적 회로에 있어서, 데이터가 집적 회로 내부의 메모리 블록들로 클럭 신호의 주기에 영향을 미치지 않고 원활하게 기입되거나 독출되도록 제어할 수 있는 장점이 있다.

公开(公告)号：KR100298584B1

公开(公告)日：2001-10-27

申请号：KR1019980039751

申请日：1998-09-24

Applicant: 삼성전자주식회사

Inventor： 손교민

IPC: H03K5/24

Abstract: 본 발명은 내부 전원전압 발생회로를 공개한다. 그 회로는 제어신호에 응답하여 인에이블되고 액티브 모드시에 기준전압과 내부 전원전압과의 차를 비교하여 출력신호를 발생하기 위한 액티브 모드용 차동 비교회로, 액티브 모드시와 스탠바이 모드시에 기준전압과 내부 전원전압과의 차를 비교하여 출력신호를 발생하기 위한 스탠바이 모드용 차동 비교회로, 및 액티브 모드용 차동 비교회로 및 스탠바이 모드용 차동 비교회로의 출력신호에 응답하여 내부 전원전압을 발생하기 위한 출력 드라이버로 구성되어 있다. 그리고, 액티브 모드용 차동 비교회로 및 상기 출력 드라이버는 크기가 큰 트랜지스터들을 이용하여 구성되고, 스탠바이 모드용 차동 비교회로는 크기가 작은 트랜지스터들을 이용하여 구성되어 있다. 따라서, 스탠바이 모드에서 액티브 모드로의 전환 시간이 단축되어, 고속으로 동작하는 반도체 메모리 장치에 적용되어 안정된 동작을 수행할 수 있다.

公开(公告)号：KR1020160029290A

公开(公告)日：2016-03-15

申请号：KR1020140118536

申请日：2014-09-05

Applicant: 삼성전자주식회사

Inventor： 이태윤 ,  김명오 ,  손교민 ,  황상준

IPC: G11C11/4063 ,  G11C11/409

CPC classification number: G11C7/12 ,  G11C11/4076 ,  G11C11/4094

Abstract: 본발명의실시예에따른메모리장치는제1뱅크에대한프리차지커맨드를수신한이후에상기제1뱅크에대한액티브커맨드를수신하고, 상기액티브커맨드를수신할때 상기제1뱅크의프리차지작동의완료여부를판단하고, 판단의결과에따라액티브지시신호를생성하는프리차지컨트롤블록, 상기액티브지시신호에따라상기제1뱅크에대한액티브제어신호를생성하는액티브컨트롤블록, 및상기액티브제어신호에따라상기제1뱅크의액티브작동을제어하는드라이버블록을포함한다.

Abstract translation: 根据本发明的实施例，一种存储装置包括：预充电控制块，其在接收到相对于第一存储体的预充电命令之后，相对于第一存储体接收有效命令，确定第一存储体的预充电操作 当接收到有效命令时已经结束，并且基于确定结果生成有效命令信号; 主动控制块，其根据有效命令信号产生相对于第一组的有效控制信号; 以及驱动器块，其根据所述主动控制信号控制所述第一存储体的有效操作。 本发明是为了提供能够延长写入小区数据的时间的存储装置，以及包含该存储装置的存储装置。

公开(公告)号：KR1020150129421A

公开(公告)日：2015-11-20

申请号：KR1020140056355

申请日：2014-05-12

Applicant: 삼성전자주식회사

Inventor： 강규창 ,  김길수 ,  류제민 ,  이윤영 ,  손교민

IPC: G11C29/04

CPC classification number: G11C29/76 ,  G11C17/16 ,  G11C17/18 ,  G11C29/027 ,  G11C29/78 ,  G11C2029/4402

Abstract: 리페어회로는제1 퓨즈부, 제2 퓨즈부, 판단부및 출력부를포함한다. 제1 퓨즈부는하나의마스터퓨즈를포함하고, 마스터퓨즈의프로그램여부를나타내는제1 마스터신호를발생한다. 제2 퓨즈부는복수의어드레스퓨즈들을포함하고, 어드레스퓨즈들의프로그램여부를나타내는제1 어드레스신호를발생한다. 판단부는제1 마스터신호및 제1 어드레스신호에기초하여반전프로그램동작이수행되었는지를나타내는검출신호를발생한다. 출력부는제1 마스터신호및 검출신호에기초하여정상프로그램동작및 반전프로그램동작중 하나가수행되었는지를나타내는제2 마스터신호를발생하고, 정상및 반전프로그램동작중 하나가수행된경우에제1 어드레스신호및 검출신호에기초하여리페어어드레스를발생한다.

Abstract translation: 修理电路包括：第一熔丝部分; 第二熔丝部分; 判断部分 和输出部分。 第一熔丝部分包括一个熔断体，并产生显示主熔丝程序的可用性的第一主信号。 第二熔丝部分包括多个地址熔丝，并且产生显示地址熔丝的程序的可用性的第一地址信号。 判断部分产生检测信号，该检测信号基于第一主信号和第一地址信号来显示是否执行反转编程操作。 输出部分产生第二主信号，该第二主信号显示根据第一主信号和检测信号是否执行正常编程操作和反转编程操作中的一个。 当执行正常编程操作和反转编程操作中的一个时，输出部分基于第一地址信号和检测信号产生修复地址。

公开(公告)号：KR1020140050975A

公开(公告)日：2014-04-30

申请号：KR1020120117458

申请日：2012-10-22

Applicant: 삼성전자주식회사

Inventor： 손교민 ,  김철 ,  송호영 ,  황상준 ,  손동현

IPC: G11C29/00 ,  G11C29/12 ,  G11C29/42

CPC classification number: G11C29/789 ,  G11C29/4401 ,  G11C29/56008 ,  G11C2029/4402

Abstract: The present invention relates to a device for repairing a memory cell on a memory system and an operation method thereof. A test device detects a fail address by testing a memory device according to a test command and temporarily saves the fail address into a fail address memory (FAM). After transmitting the fail address to the memory device according to a fail address transmission command and temporarily saving the fail address into the temporary FAM of the memory device, the fail address is stored in an anti-fuse array which is a non-volatile memory device. After reading the stored data to secure reliability of the data, the verification result value is transmitted to the test device via a test pin in serial or in parallel.

Abstract translation: 本发明涉及一种用于修复存储器系统上的存储单元的装置及其操作方法。 测试设备通过根据测试命令测试存储设备来检测故障地址，并将故障地址临时保存到故障地址存储器（FAM）中。 根据故障地址发送命令将故障地址发送到存储器件并将故障地址临时保存到存储器件的临时FAM中之后，故障地址存储在作为非易失性存储器件的反熔丝阵列中 。 在读取存储的数据以确保数据的可靠性之后，验证结果值通过测试引脚串行或并行传输到测试设备。

公开(公告)号：KR101282967B1

公开(公告)日：2013-07-08

申请号：KR1020070096287

申请日：2007-09-21

Applicant: 삼성전자주식회사

Inventor： 손교민

IPC: G11C29/00

CPC classification number: G11C29/808

Abstract: 본 발명은 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및 그의 셀 어레이 구조에 관한 것으로, 본 발명에 따른 복수의 서브매트들을 구비하여 메모리 셀 어레이를 구성하는 반도체 메모리 장치에서 상기 복수의 서브매트들 각각은, 복수의 노멀 메모리 셀들을 각각 구비하여 서로 인접배치되는 복수의 노멀 메모리블록들과; 상기 복수의 노멀메모리 블록들과 동일 구조를 가지며, 상기 복수의 노멀 메모리 블록들 중 적어도 하나의 노멀 메모리 블록에 인접하여 배치되고, 컬럼 및 로우 리페어를 위한 복수개의 리던던시 메모리 셀들이 구비되는 적어도 하나의 리던던시 메모리 블록을 구비한다. 본 발명에 따르면, 리던던시 효율성을 높일 수 있다.
리던던시, 리페어, 퓨즈박스, 디코딩,

公开(公告)号：KR100518538B1

公开(公告)日：2005-10-04

申请号：KR1020020065682

申请日：2002-10-26

Applicant: 삼성전자주식회사

Inventor： 손교민 ,  서영호

IPC: G11C7/00

CPC classification number: G06F12/0893 ,  G06F2212/3042 ,  G11C7/22 ,  G11C11/4076 ,  G11C2207/2245 ,  G11C2207/2281 ,  G11C2207/229

Abstract: 데이터 독출 동작과 기입 동작을 동시에 수행할 수 있는 집적 회로 및 방법이 개시된다. 본 발명에 따른 집적 회로는, 입출력 포트가 분리되어 있고, 클럭 신호의 한 주기동안 기입 어드레스와 독출 어드레스가 입력되는 집적 회로에 있어서 복수개의 서브 메모리 블록들을 각각 구비하는 메모리 블록들, 상기 메모리 블록들에 대응되는 캐쉬 메모리 블록들 및 태그 메모리 제어부를 구비한다. 태그 메모리 제어부는 상기 기입 어드레스 또는 상기 독출 어드레스에 응답하여 상기 메모리 블록들 및 상기 캐쉬 메모리 블록들에 저장된 데이터를 독출하거나 상기 메모리 블록들 및 상기 캐쉬 메모리 블록들로 상기 데이터를 기입한다. 특히, 태그 메모리 제어부는 상기 기입 어드레스 및 상기 독출 어드레스가 동일한 경우, 상기 데이터의 독출 동작과 기입 동작이 상기 메모리 블록과 상기 캐쉬 메모리 블록에 각각 나누어져 동시에 수행되도록 제어한다.
본 발명에 따른 집적 회로의 독출 동작과 기입 동작을 동시에 수행하는 방법은 캐쉬 메모리 블록을 구비하여 클럭 신호의 한 주기 내에서 독출 동작 및 기입 동작이 메모리 블록과 캐쉬 메모리 블록에서 나누어져 동시에 수행되도록 함으로써 클럭 신호의 동작 주파수를 증가시킬 수 있는 장점이 있다.

公开(公告)号：KR100512176B1

公开(公告)日：2005-09-02

申请号：KR1020030017238

申请日：2003-03-19

Applicant: 삼성전자주식회사

Inventor： 서영호 ,  손교민

IPC: G11C29/00

CPC classification number: G11C29/83 ,  G11C29/02 ,  G11C29/025 ,  G11C29/832 ,  G11C2029/5006

Abstract: 여기에 개시되는 반도체 메모리 장치는 전원 전압을 공급받는 패드와; 상기 패드에 연결되는 제 1 전원 라인과; 행들과 열들로 배열되는 메모리 셀들의 어레이와; 그리고 각각이 리페어 단위의 메모리 셀들에 연결되는 복수의 제 2 전원 라인들을 포함한다. 선택 회로는 테스트 동작 모드시 열 어드레스에 응답하여 어레이의 메모리 셀들을 리페어 단위로 선택하기 위한 선택 신호들을 출력한다. 전원 스위치 회로는 선택 신호들에 응답하여 동작하며, 테스트 동작 모드시 리페어 단위로 선택된 메모리 셀들에 연결된 제 2 전원 라인을 제 1 전원 라인과 연결한다. 그리고, 전원 스위치 회로는 나머지 제 2 전원 라인들을 제 1 전원 라인과 절연시킨다.

公开(公告)号：KR1020040082636A

公开(公告)日：2004-09-30

申请号：KR1020030017238

申请日：2003-03-19

Applicant: 삼성전자주식회사

Inventor： 서영호 ,  손교민

IPC: G11C29/00

CPC classification number: G11C29/83 ,  G11C29/02 ,  G11C29/025 ,  G11C29/832 ,  G11C2029/5006

Abstract: PURPOSE: A semiconductor memory device having a function to judge a standby current error is provided, which judges defective rows and columns causing the standby current error. CONSTITUTION: The semiconductor memory device(100) includes an array(110) of memory cells arranged in rows and columns. A unit selects the memory cells of the array in a repair unit during a test operation mode. And a unit(RPSW0-RPSWm) supplies a power supply voltage to the memory cells selected in a repair unit during the test operation mode and blocks power supplied to the other memory cells. The memory cells of the array are repaired in a unit of row.

Abstract translation: 目的：提供一种具有判断待机电流误差功能的半导体存储器件，其判断导致待机电流误差的有缺陷的行和列。 构成：半导体存储器件（100）包括以行和列布置的存储器单元阵列（110）。 在测试操作模式期间，单元在维修单元中选择阵列的存储单元。 并且在测试操作模式期间，单元（RPSW0-RPSWm）向修复单元中选择的存储单元提供电源电压，并且阻止提供给其它存储单元的电力。 阵列的存储单元以行为单位进行修复。