-
公开(公告)号：KR100851546B1
公开(公告)日：2008-08-11
申请号：KR1020060092508
申请日：2006-09-22
Applicant: 삼성전자주식회사
CPC classification number: G11C16/0433 , H01L27/115 , H01L27/11524
Abstract: 비휘발성 기억 장치 및 그 동작 방법을 제공한다. 이 장치는 n번째 비트라인에 연결된 제 1 트랜지스터와 n+1번째 비트라인에 연결된 제 2 트랜지스터를 포함한다. 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 n번째 비트라인과 n+1번째 비트라인 사이에 직렬로 연결된다. 기억 셀의 소오스 영역과 드레인 영역의 구조가 동일하거나 유사한 2 트랜지스터 1비트 단위 셀을 가지는 비휘발성 기억 장치를 형성할 수 있다. 또한, 2 트랜지스터 2비트 단위 셀을 가질 수 있기 때문에 저장 용량이 2배로 증가될 수 있다.
비휘발성, 이이피롬, 2비트-
公开(公告)号：KR100757326B1
公开(公告)日：2007-09-11
申请号：KR1020060099600
申请日：2006-10-13
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L27/115 , H01L27/11521 , H01L27/11524 , H01L21/823493
Abstract: A non-volatile memory device and a method for fabricating and operating the same are provided to prevent bad operation due to decrease of on current by forming a depletion channel region in a memory transistor. A sensing line(132) and a word line(130) are formed on a substrate(100), and has a tunnel oxide layer(114), a first conductive layer pattern(116a), a dielectric layer pattern(118a) and a second conductive layer pattern(120a). A depletion channel region(112) is formed under a surface of the substrate which is opposite to a bottom surface of the sensing line. An impurity region(140) is formed under the surface of the substrate which is partially by the sensing line and the word line.
Abstract translation: 提供一种非易失性存储器件及其制造和操作方法，以通过在存储晶体管中形成耗尽沟道区域来防止由于导通电流的降低导致的不良操作。 感测线（132）和字线（130）形成在基板（100）上，并且具有隧道氧化物层（114），第一导电层图案（116a），电介质层图案（118a）和 第二导电层图案（120a）。 在衬底的与感测线的底表面相对的表面下方形成耗尽沟道区（112）。 在衬底的表面下部分地由感测线和字线形成杂质区（140）。
-
-
公开(公告)号：KR1020140112324A
公开(公告)日：2014-09-23
申请号：KR1020130026945
申请日：2013-03-13
Applicant: 삼성전자주식회사
CPC classification number: G11C16/24 , G11C11/16 , G11C11/161 , G11C11/1673 , G11C11/1675 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/004 , G11C16/08 , G11C16/26 , G11C2213/79 , G11C2213/82
Abstract: A memory device comprises a memory cell array, a row select circuit and a source line floating circuit. Memory cells aligned in the memory cell array are combined between source lines and bit-lines, and are selected by word lines in a row unit. The row select circuit generates address signal of decoded rows based on row address signals and enables a single select word line among the word lines based on the address signals of the decoded rows. During read operation, the source line floating circuit connects one select source line combined to memory cells selected by the select word line among source lines to ground voltage and floats non-select source lines except for the select source lines by blocking the non-select source lines from the ground voltage.
Abstract translation: 存储器件包括存储单元阵列，行选择电路和源极线浮置电路。 在存储单元阵列中对准的存储单元在源极线和位线之间组合，并且由行单元中的字线选择。 行选择电路基于行地址信号生成解码行的地址信号，并且基于解码行的地址信号使字线中的单个选择字线成为可能。 在读取操作期间，源极线浮置电路将组合的选择源极线与源极线之间的选择字线所选择的存储单元连接到地电压，并且通过阻塞非选择源来浮动除选择源极线之外的非选择源极线 线路从地电压。
-
公开(公告)号：KR100784870B1
公开(公告)日：2007-12-14
申请号：KR1020060066526
申请日：2006-07-14
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11524 , H01L27/115 , H01L27/11521 , H01L29/66825 , H01L21/28273
Abstract: An EEPROM device and a fabricating method thereof are provided to increase a breakdown voltage by forming a source region in a graded structure, thereby suppressing punch-through. An EEPROM cell is disposed on a semiconductor substrate(50), and has a memory transistor and a selection transistor. A source region(84) and a drain region(64) are formed on the substrate at both sides of the EEPROM cell. A floating region(66) is interposed between the memory transistor and the selection transistor. The source region has a first doped region(64), a second doped region(74) and a third doped region(82). The first doped region encloses a bottom surface and side of the second doped region, and the second doped region encloses a bottom surface and side of the third doped region.
Abstract translation: 提供一种EEPROM器件及其制造方法，通过形成分级结构的源极区域来增加击穿电压，从而抑制穿通。 EEPROM单元设置在半导体衬底（50）上，并具有存储晶体管和选择晶体管。 在EEPROM单元的两侧的基板上形成源区（84）和漏区（64）。 在存储晶体管和选择晶体管之间插入浮动区域（66）。 源区具有第一掺杂区（64），第二掺杂区（74）和第三掺杂区（82）。 第一掺杂区域包围第二掺杂区域的底表面和侧面，并且第二掺杂区域包围第三掺杂区域的底表面和侧面。
-
Patent Agency Ranking
公开(公告)号：KR101849176B1
公开(公告)日：2018-04-17
申请号：KR1020120002044
申请日：2012-01-06
Applicant: 삼성전자주식회사
CPC classification number: G11C16/0433
Abstract: 본발명은 2-트랜지스터플래시메모리에관한것이다. 본발명의 2-트랜지스터플래시메모리는, 메모리셀 어레이, 행드라이버, 읽기및 쓰기회로, 고전압을생성하도록구성되는전하펌프, 그리고고전압을상기행 드라이버, 읽기및 쓰기회로, 그리고메모리셀 어레이에전달하도록구성되는제어로직을포함한다. 프로그램시에, 행드라이버및 읽기및 쓰기회로는선택된메모리셀과다른행에위치한비선택된메모리셀의셀 트랜지스터의제어게이트가플로팅되도록전압들을인가한다.
-
公开(公告)号：KR1020150054225A
公开(公告)日：2015-05-20
申请号：KR1020130136400
申请日：2013-11-11
Applicant: 삼성전자주식회사
Abstract: 본발명에따른로직임베디드불휘발성메모리장치는, 복수의제 1 메모리셀들을소거하기위한제 1 소거게이트라인, 상기제 1 소거게이트라인과전기적으로분리되고, 복수의제 2 메모리셀들을소거하기위한제 2 소거게이트라인, 소거전압을제공받는글로벌소거게이트라인, 상기제 1 메모리셀들과상기제 2 메모리셀들사이에형성되며, 소거제어신호에따라상기글로벌소거게이트라인을상기제 1 소거게이트라인또는상기제 2 소거게이트라인에연결하는소거게이트선택스위치를포함한다.
Abstract translation: 根据本发明的逻辑嵌入式非易失性存储器件包括：用于熄灭多个第一存储器单元的第一消光栅极线; 用于熄灭多个第二存储器单元的第二消光栅极线，与第一消光栅极线电隔离; 接收消光电压的全局消光栅极线; 在第一存储单元和第二存储单元之间形成的消光门选择开关，其根据控制信号将全局消光栅极线连接到第一消光栅极线或第二消光栅极线。
-
公开(公告)号：KR1020140020135A
公开(公告)日：2014-02-18
申请号：KR1020120086852
申请日：2012-08-08
Applicant: 삼성전자주식회사
CPC classification number: G11C16/3431 , G11C16/3427
Abstract: A method of preventing program disturbances comprises: classifying a first non-selected memory cells which shares a first selected line with a selected memory cell and a second non-selected memory cells which does not share the first selected line with the selected memory cell when the selected memory cell to be programmed is determined among the memory cells; and applying a negative voltage to a second selected lines connected to the second non-selected memory cells when programming the selected memory cells by applying a positive voltage to the fist selected line which is connected to the selected memory cell. [Reference numerals] (AA) Start; (BB) End; (S120) Classifying a first non-selected memory cells which shares a first selected line with a selected memory cell and a second non-selected memory cells which does not share the first selected line with the selected memory cell; (S140) Applying a negative voltage to a second selected lines connected to the second non-selected memory cells when programming the selected memory cells by applying a positive voltage to the fist selected line which is connected to the selected memory cell
Abstract translation: 一种防止程序干扰的方法包括：当所选择的存储器单元共享第一选定行的第一未选择存储器单元和不与所选存储单元共享第一选定行的第二未选择存储单元时，将其分类为 在存储器单元之间确定要编程的选择存储单元; 以及当对连接到所选择的存储单元的第一选定线施加正电压来对所选择的存储单元进行编程时，向连接到第二未选择存储单元的第二选定线施加负电压。 （附图标记）（AA）开始; （BB）结束; （S120）对与所选择的存储器单元共享第一选定行的第一非选择存储器单元和不与所选存储单元共享第一选定行的第二未选择存储单元进行分类; （S140）通过对连接到所选择的存储单元的第一选定线施加正电压来对所选择的存储单元进行编程时，向连接到第二未选择存储单元的第二选定线施加负电压
-
公开(公告)号：KR1020110117906A
公开(公告)日：2011-10-28
申请号：KR1020100037401
申请日：2010-04-22
Applicant: 삼성전자주식회사
IPC: H04L12/28
CPC classification number: H04M1/7253 , H04M1/2755 , H04M2250/02 , H04M2250/52
Abstract: 본 발명은 블루투스 통신 방법 및 시스템에 관한 것으로, 제1블루투스 장치가 식별 정보를 표시부에 표시하는 과정; 제2블루투스 장치가 카메라 모듈을 통해 상기 표시된 제1블루투스 장치의 식별 정보를 촬영하는 과정; 상기 제2블루투스 장치가 상기 카메라 모듈을 이용하여 촬영한 영상으로부터 상기 제1블루투스 장치의 식별 정보를 추출하는 과정; 상기 추출된 식별 정보를 이용하여 상기 제2블루투스 장치가 상기 제1블루투스 장치에 블루투스 통신 연결 요청 신호를 전송하는 과정; 상기 제1블루투스 장치가 상기 블루투스 통신 연결 요청 신호에 대한 응답 신호를 상기 제2블루투스 장치에 전송하는 과정; 및 상기 응답 신호 수신 시 상기 제1블루투스 장치와 상기 제2블루투스 장치 간에 블루투스 통신 채널을 형성하고, 상기 블루투스 통신 채널을 통해 블루투스 통신을 수행하는 과정을 포함하는 것을 특징으로 한다. 이러한 본 발명은 블루투스 통신을 연결하고자 하는 목적 블루투스 장치의 식별 정보를 영상 정보를 이용하여 획득할 수 있어 목적 블루투스 장치와 정확하고, 빠르게 블루투스 통신 연결이 가능하다. 또한, 본 발명은 블루투스 통신 연결 시 다수의 블루투스 장치를 검색하고, 검색된 장치들 중 어느 하나를 선택해야하는 복잡한 과정을 생략할 수 있어 사용자의 편의성을 향상시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.024 seconds)
