-
公开(公告)号：KR1020080041018A
公开(公告)日：2008-05-09
申请号：KR1020060109081
申请日：2006-11-06
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: G02F1/136227 , H01L27/1288
Abstract: A method for fabricating a TFT(thin film transistor) substrate is provided to avoid notching by adding hydrogen in forming a lower insulation layer, and to prevent a step open by using a multi slit in a connection region of a pixel electrode and a drain electrode. A gate interconnection is formed on a substrate. A first insulation layer(162) with added hydrogen is formed on the gate interconnection. A semiconductor layer and a data interconnection are formed on the first insulation layer. A second insulation layer is formed on the data interconnection. A photoresist layer(230) is formed on the second insulation layer, and an exposure and development process is performed to form a photoresist pattern in a manner that all the photoresist pattern in a contact hole formation region is removed and the photoresist pattern in a pixel electrode formation region is left by the same thickness. A blanket etch process is performed on the photoresist pattern to form a contact hole. After a light-transmitting conductive layer is formed on the resultant structure, the light-transmitting conductive layer on the photoresist pattern is lifted-off to form a pixel electrode. The light-transmitting conductive layer can be formed after the substrate is cleaned.
Abstract translation: 提供一种制造TFT（薄膜晶体管）基板的方法，以避免在形成下绝缘层时加入氢而引起切口，并且通过在像素电极和漏电极的连接区域中使用多狭缝来防止步骤打开 。 在基板上形成栅极互连。 在门互连上形成具有加氢的第一绝缘层（162）。 半导体层和数据互连形成在第一绝缘层上。 在数据互连上形成第二绝缘层。 在第二绝缘层上形成光致抗蚀剂层（230），并且进行曝光和显影处理以形成光致抗蚀剂图案，使得去除接触孔形成区域中的所有光致抗蚀剂图案，并且将像素中的光致抗蚀剂图案 电极形成区域保持相同的厚度。 在光致抗蚀剂图案上进行覆盖蚀刻工艺以形成接触孔。 在所得结构上形成透光导电层之后，光致抗蚀剂图案上的透光导电层被剥离以形成像素电极。 透光导电层可以在清洁基板之后形成。
-
公开(公告)号：KR1020020096613A
公开(公告)日：2002-12-31
申请号：KR1020010035303
申请日：2001-06-21
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: G02F1/13458 , G02F1/13439 , G02F2001/136236 , H01L29/4908
Abstract: PURPOSE: A TFT substrate and a method for fabricating the same are provided to simplify a fabrication process of the TFT substrate by using an organic insulating layer print method. CONSTITUTION: A gate wire(22,24,26) including a gate line(22), a gate pad(24), and a gate electrode(26) and a common wire(27,28) including a common electrode line(27) and a plurality of common electrodes(28) are formed on an insulating substrate. A gate insulating layer is covered on the gate line(22), the gate electrode(26), and the common wire(27,28). A semiconductor pattern(42) is formed on the gate insulating layer. A plurality of resistant contact patterns are formed on the semiconductor pattern(42). A data wire is formed with a data line(62), a data pad(64), a source electrode(65), a drain electrode(66), a pixel electrode line(67), and a pixel electrode(68). A TFT is formed with the gate electrode(26), the source electrode(65), the drain electrode(66), the source electrode(65), and the semiconductor pattern(42) between the drain electrodes(66).
Abstract translation: 目的：提供TFT基板及其制造方法，以通过使用有机绝缘层印刷方法简化TFT基板的制造工艺。 构成：包括栅极线（22），栅极焊盘（24）和栅电极（26）的栅极线（22,24,26）和包括公共电极线（27）的公共电线（27,28） ）和多个公共电极（28）形成在绝缘基板上。 栅极绝缘层覆盖在栅极线（22），栅电极（26）和公共导线（27,28）上。 半导体图案（42）形成在栅极绝缘层上。 在半导体图案（42）上形成多个耐电接触图案。 数据线由数据线（62），数据焊盘（64），源电极（65），漏电极（66），像素电极线（67）和像素电极（68）形成。 在栅极电极（26），源电极（65），漏电极（66），源电极（65）和漏电极（66）之间的半导体图案（42）之间形成TFT。
-
公开(公告)号：KR1019970061523A
公开(公告)日：1997-09-12
申请号：KR1019960004062
申请日：1996-02-21
Applicant: 삼성전자주식회사
IPC: B41J2/235
Abstract: 세라믹 기판과 방열판과의 열전도성을 개선할 수 있도록 균일한 두께를 갖는 접착 수단을 개재하여, 소자의 고속 동작시 방열 특성이 양호한 감열 기록 소자에 대하여 기재되어 있다. 이는 그 상부의 소정부에 발열 저항체가 형성되고, 인쇄 회로 기판(PCB)과 배선을 형성한 세라믹 기판, 세라믹 기판 및 인쇄 회로 기판의 발열저항체가 형성된 배면에 부착된 방열판, 세라믹 기판과 방열판 간극의 소정 부위에 발열 저항체로부터 발생한 열을 방열판으로 전도하기 위하여 개재된 열전도성 물질 및 열전도성 물질이 형성된 간극 영역 외의 간극 영역에 세라믹 기판을 방열판에 부착시키기 위하여 개재된 필름을 구비하는 것을 특징으로 하는 감열 기록 소자를 제공한다.
-
公开(公告)号：KR1020020096614A
公开(公告)日：2002-12-31
申请号：KR1020010035304
申请日：2001-06-21
Applicant: 삼성전자주식회사
IPC: G02F1/13
CPC classification number: G02F1/136286 , G02F1/136259 , G02F2001/136272
Abstract: PURPOSE: A thin film transistor substrate and a method for repairing the same are provided to prevent the line opening in a pan out part and resolve the line open problem by connecting the opened portions with dummy patterns even though the opened portions are generated. CONSTITUTION: A thin film transistor substrate includes a plurality of gate lines(22) and a plurality of gate pads(24) formed at an end of each of the gate lines, a plurality of data lines(62) intersecting the gate lines for defining a plurality of pixel areas and a plurality of data pads(64) formed at an end of each of the data lines, a plurality of thin film transistors and pixel electrodes formed in the pixel areas to be electrically connected to the gate lines and data lines, and a plurality of dummy patterns(28,68) positioned between display areas and the pads and overlapping at least one of the gate or data lines.
Abstract translation: 目的：提供一种薄膜晶体管基板及其修复方法，以防止在平坦部分中的线路打开，并且即使产生开口部分，也可以通过将虚拟图案连接开口部分来解决线路打开问题。 构成：薄膜晶体管衬底包括多个栅极线（22）和形成在每条栅极线的端部的多个栅极焊盘（24），与栅极线相交的多个数据线（62），用于限定 多个像素区域和形成在每条数据线的端部的多个数据焊盘（64），形成在要与栅极线和数据线电连接的像素区域中的多个薄膜晶体管和像素电极 以及位于显示区域和焊盘之间的多个虚拟图案（28,68），并且与栅极或数据线中的至少一个重叠。
-
公开(公告)号：KR1019930000704B1
公开(公告)日：1993-01-29
申请号：KR1019900006258
申请日：1990-05-03
Applicant: 삼성전자주식회사
Abstract: The method loads a 64-bit uni-directional IC for driving a heating unit of a thermal recording device. The driving IC loaded by the method is implemented to different types of thermal recording devices regardless of types. The method comprises the steps: (A) forming resister layer and aluminium lead wires using a sputtering and evaporizing process (B) etching the thin film layer to form a seat of a driving IC in vertical directions; (C) loading a 64-bit driving IC on a seat in parallel to the alluminium lead wires; and (D) connecting the aluminium lead wires, the driving IC and PCB patterns using wire bonding method.
Abstract translation: 该方法加载用于驱动热敏记录装置的加热单元的64位单向IC。 通过该方法装载的驱动IC被实现为不同类型的热记录装置。 该方法包括以下步骤：（A）使用溅射和蒸发方法形成电阻层和铝引线（B）蚀刻薄膜层以在垂直方向上形成驱动IC的座; （C）在与铝合金引线平行的座上装载64位驱动IC; 和（D）使用引线键合方法连接铝引线，驱动IC和PCB图案。
-
Patent Agency Ranking
公开(公告)号：KR100057594B1
公开(公告)日：1992-12-23
申请号：KR1019900005650
申请日：1990-04-21
Applicant: 삼성전자주식회사
Inventor： 정배현
IPC: H01L21/768 , H01L27/00 , H01L27/08
-
-
公开(公告)号：KR1019910019175A
公开(公告)日：1991-11-30
申请号：KR1019900005650
申请日：1990-04-21
Applicant: 삼성전자주식회사
Inventor： 정배현
IPC: H01L21/768 , H01L27/00 , H01L27/08
Abstract: 내용 없음
-
公开(公告)号：KR100840309B1
公开(公告)日：2008-06-25
申请号：KR1020010035304
申请日：2001-06-21
Applicant: 삼성전자주식회사
IPC: G02F1/13
Abstract: 본 발명은 박막 트랜지스터 기판 및 그의 수리 방법에 관한 것으로, 팬아웃부에서의 배선이 오픈되는 것을 방지하기 위하여, 팬아웃부에서의 게이트선 혹은 데이터선과 중첩되는 더미 배선을 형성한다. 본 발명에 따른 박막 트랜지스터 기판에는, 다수개의 게이트선 및 게이트선 각각의 일단에 다수개의 게이트 패드가 형성되어 있고, 게이트선 각각에 교차하여 표시 영역에 다수개의 화소 영역을 정의하는 다수개의 데이터선과 데이터선 각각의 일단에 형성되는 다수개의 데이터 패드가 형성되어 있다. 화소 영역 각각에는 게이트선 및 데이터선에 전기적으로 연결되는 다수개의 박막 트랜지스터 및 다수개의 화소 전극이 형성되어 있고, 표시 영역과 패드들의 사이의 영역에 위치하여 게이트선 및 데이터선 중 적어도 하나의 배선에 중첩하는 다수개의 더미 배선이 형성되어 있다. 이렇게 제조된 박막 트랜지스터 기판을 수리하는 방법으로서, 제1 더미 배선 또는, 제2 더미 배선을 레이저로 조사하여 제1 더미 배선을 게이트선과 단락시키거나, 제2 더미 배선을 데이터선과 단락시킬 수 있다.
배선 오픈, 레이저 조사, 단락, 수리-
公开(公告)号：KR1020080031089A
公开(公告)日：2008-04-08
申请号：KR1020060097464
申请日：2006-10-03
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L29/78621 , H01L29/42384 , H01L29/4908
Abstract: A method for manufacturing a thin film transistor is provided to control conveniently the width of a gate electrode which is being used as a mask for preventing the ion implantation into the active layer, by performing a dry-etching to the gate electrode. A first insulating layer is formed on a substrate(S10). An active layer is formed on the first insulating layer(S20). A second insulating layer is formed at a part of the active layer(S30). A conductive thin film is formed on the second insulating layer, and a gate electrode having a first thickness is formed by etching the conductive thin film(S50). A mask pattern is formed on the gate electrode(S60). A first ion is implanted into the substrate on which the mask pattern is formed(S70). The gate electrode having a narrower second thickness than the first thickness is formed by performing a dry-etching to the gate electrode(S80). The mask pattern is removed(S90). A first impurity region and a second impurity region are formed in the active layer by implanting a second ion into the substrate by using the gate electrode as a mask(S100).
Abstract translation: 提供一种用于制造薄膜晶体管的方法，通过对栅电极进行干法蚀刻，方便地控制用作掩模的栅电极的宽度，以防止离子注入有源层。 在基板上形成第一绝缘层（S10）。 在第一绝缘层上形成有源层（S20）。 在有源层的一部分形成第二绝缘层（S30）。 在第二绝缘层上形成导电薄膜，通过蚀刻导电薄膜形成具有第一厚度的栅电极（S50）。 在栅电极上形成掩模图案（S60）。 将第一离子注入到其上形成有掩模图案的基板中（S70）。 通过对栅电极进行干蚀刻来形成具有比第一厚度窄的第二厚度的栅电极（S80）。 去除掩模图案（S90）。 通过使用栅电极作为掩模将第二离子注入到衬底中，在有源层中形成第一杂质区和第二杂质区（S100）。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.02 seconds)
