-
公开(公告)号：WO2013022128A1
公开(公告)日：2013-02-14
申请号：PCT/KR2011/005773
申请日：2011-08-09
IPC: H01L21/205
Abstract: 기상증착장치가 제공된다. 본 발명에 따른 기상증착장치는 웨이퍼를 실장하여 회전하는 서셉터를 내부에 구비하며, 상기 웨이퍼상에 에피택셜 박막을 증착성장시키는 반응 챔버; 상기 반응 챔버가 내부에 배치되며, 상기 웨이퍼를 상기 반응 챔버 내에 장착 및 제거할 수 있도록 개폐가능한 윈도우를 구비하는 하우징; 및 상기 하우징 내의 가스를 외부로 방출하여 내압을 조절하는 배기수단;을 포함할 수 있다.
Abstract translation: 提供一种蒸镀装置。 根据本发明的气相沉积设备可以包括：反应室，其中在晶片上沉积和生长外延薄膜，反应室具有安装在其上的晶片的可旋转基座; 壳体，布置在反应室内，壳体具有使得晶片能够装载到反应室中或从反应室移除的可打开的窗口; 以及用于将壳体内的气体排出到外部以调节内部压力的排气装置。
-
公开(公告)号：KR1020110136583A
公开(公告)日：2011-12-21
申请号：KR1020100056691
申请日：2010-06-15
Applicant: 삼성전자주식회사
IPC: H01L21/687 , H01L21/205
CPC classification number: H01L21/68764 , C23C16/45521 , C23C16/4584 , H01L21/68771
Abstract: PURPOSE: A susceptor and a chemical vapor deposition apparatus including the same are provided to improve a structure of a pocket outer part of the susceptor, thereby preventing broken part generation in a surrounding part of the susceptor. CONSTITUTION: A susceptor flow path(115) supplying flowing gas(G1) to a plurality of pockets(111) is arranged in the inside of a susceptor(110). A rim is arranged in the outer boundary of a satellite disc(120). A support disc(130) includes a support disc flow path(135) in which a path of the flowing gas is passed. The support disc flow path is connected to a support tube flow path(155) of a support tube(150). A flowing gas inlet part(160) transfers torque of a driving motor(170) to the support tube.
Abstract translation: 目的：提供一种感受器和包括该感受器的化学气相沉积设备，以改善基座的口袋外部部分的结构，从而防止基座的周围部分产生断裂部分。 构成：在基座（110）的内部设置有将流动气体（G1）供应到多个凹穴（111）的基座流路（115）。 边缘设置在卫星盘（120）的外边界中。 支撑盘（130）包括其中流动气体的路径通过的支撑盘流动路径（135）。 支撑盘流动路径连接到支撑管（150）的支撑管流动路径（155）。 流动气体入口部分（160）将驱动马达（170）的扭矩传递到支撑管。
-
公开(公告)号：KR1020070112645A
公开(公告)日：2007-11-27
申请号：KR1020060045801
申请日：2006-05-22
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L21/76898 , H01L25/0657 , H01L25/50 , H01L2224/05009 , H01L2224/06181 , H01L2224/13009 , H01L2224/16145 , H01L2224/16146 , H01L2224/16147 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06555 , H01L2924/01327 , H01L2924/15311 , H01L2924/00
Abstract: A semiconductor package having an anchor type coupling structure and a manufacturing method thereof are provided to improve connection reliability by contacting directly a plug structure to an oxidation-preventing metal pattern of a different package unit in a socket region. A plurality of semiconductor chips are manufactured. A plug structure(199) is formed, and the plug structure penetrates the semiconductor chip and defines a recessed socket region from the one surface of the semiconductor chip, and then is protruded to the other surface. The plug structure is connected directly to the inner sidewall of the socket region by inserting the plug structure into the socket region of the other semiconductor chip.
Abstract translation: 提供具有锚式耦合结构的半导体封装及其制造方法，以通过直接将插头结构与插座区域中的不同封装单元的防氧化金属图案直接接触来提高连接可靠性。 制造多个半导体芯片。 形成插头结构（199），并且插头结构穿透半导体芯片并且从半导体芯片的一个表面限定凹入的插座区域，然后突出到另一个表面。 插头结构通过将插头结构插入到另一半导体芯片的插座区域中直接连接到插座区域的内侧壁。
-
公开(公告)号：KR1020060081202A
公开(公告)日：2006-07-12
申请号：KR1020050001684
申请日：2005-01-07
Applicant: 삼성전자주식회사
IPC: H01L27/146
CPC classification number: H01L27/14618 , H01L27/1464 , H01L27/14685 , H01L2224/48091 , H04N5/2257 , H01L2924/00014
Abstract: 본 발명은 보호판이 부착된 이미지 센서 칩과 그의 제조 방법에 관한 것으로, 웨이퍼 레벨에서 이미지 센서 칩의 마이크로 렌즈의 오염을 막을 수 있고, 이미지 센서 칩과 플랙서블 기판 사이의 전기적 연결 통로 길이를 최소화하기 위해서, 본 발명은 활성면의 가장자리 둘레에 칩 패드가 형성되어 있고, 상기 칩 패드 안쪽의 영역에 마이크로 렌즈가 형성된 이미지 센서 칩과; 상기 마이크로 렌즈를 덮도록 상기 활성면에 부착되며, 상기 활성면과 마주보는 면에 상기 칩 패드와 상기 마이크로 렌즈 사이의 영역에 대응되게 감광성 접착 패턴이 형성된 투명한 보호판;을 포함하며, 상기 이미지 센서 칩은, 상기 활성면에 반대되는 후면을 통하여 상기 칩 패드에 접속되는 금속 플러그와; 상기 후면에 노출된 금속 플러그에 형성된 솔더 볼;을 더 포함하는 것을 특징으로 하는 보호판이 부착된 이미지 센서 칩과 그의 제조 방법을 제공한다.
이미지 센서, 촬상, 감광, 접착제, 웨이퍼 레벨-
5.发明授权칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조 失效芯片嵌入式插入器的结构和制造方法，使用其的不同种类的芯片的晶片级堆叠结构，以及最终的封装结构
公开(公告)号：KR100721353B1
公开(公告)日：2007-05-25
申请号：KR1020050061573
申请日：2005-07-08
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L25/0657 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L24/97 , H01L2224/0401 , H01L2224/04105 , H01L2224/16 , H01L2224/24226 , H01L2224/24227 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2224/83192 , H01L2224/97 , H01L2225/0652 , H01L2225/06541 , H01L2225/06551 , H01L2225/06572 , H01L2225/06586 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/01075 , H01L2924/01076 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/15153 , H01L2924/15311 , H01L2924/1532 , H01L2924/157 , H01L2924/181 , H01L2924/30105 , H01L2924/00 , H01L2224/83 , H01L2224/82 , H01L2924/00012
Abstract: 본 발명은 크기가 서로 다른 이종 칩들의 웨이퍼 레벨 적층 기술 및 이를 이용한 패키지 제조 기술에 관한 것으로, 동일한 크기의 칩 삽입형 매개기판을 이용하여 웨이퍼 레벨에서 이종 칩의 적층 구조를 만들고 이를 절단하여 패키지를 구현한다. 칩 삽입형 매개기판은 웨이퍼 형태의 실리콘 기판에 캐버티를 형성하고 캐버티 주변의 실리콘 기판에 관통 비아를 형성한 후, 캐버티 안에 칩을 삽입하고 칩과 관통 비아를 연결하는 재배선 도전체를 형성하여 제조한다. 따라서 칩 크기의 차이에 상관없이 다양한 종류의 이종 칩들을 웨이퍼 레벨에서 수직으로 적층할 수 있고, 시스템의 성능 향상과 패키지의 크기 축소를 달성할 뿐만 아니라, 적층 칩간 상호 연결이 용이하고 구조적으로 안정된 패키지를 구현할 수 있다.
시스템-인-패키지(SiP), 웨이퍼 레벨 적층(wafer-level stack), 실리콘 매개기판, 관통 비아, 재배선 도전체-
Patent Agency Ranking
公开(公告)号：KR1020070038798A
公开(公告)日：2007-04-11
申请号：KR1020050094090
申请日：2005-10-07
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L2224/16145 , H01L2224/16225 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L25/073 , H01L23/28 , H01L23/481 , H01L23/58
Abstract: 확장형 적층 반도체 패키지 및 이의 제조 방법이 개시되어 있다. 적층 반도체 패키지는 기판, 데이터 저장 칩들, 컨트롤 칩, 제1 입/출력부들 및 제2 입/출력부들을 포함한다. 기판은 회로패턴을 갖고, 데이터 저장 칩들은 복수개가 수직하게 적층 되며, 각각 데이터를 저장하기 위한 데이터 저장 셀을 갖는다. 컨트롤 칩은 데이터 저장 칩의 상부에 배치되어 각 데이터 저장 칩들을 제어하기 위한 제어 신호를 발생한다. 제1 입/출력부들은 회로패턴, 데이터 저장 칩들 및 컨트롤 칩을 전기적으로 연결하여 제어신호에 대응하는 데이터를 회로패턴으로 전송하고, 제2 입/출력부들은 데이터 저장 칩들 및 컨트롤 칩을 전기적으로 연결하여 제어 신호를 데이터 저장 칩들로 인가한다.
-
公开(公告)号：KR100703012B1
公开(公告)日：2007-04-09
申请号：KR1020060007109
申请日：2006-01-24
Applicant: 삼성전자주식회사
IPC: H01L23/12
Abstract: 반도체 패키지는 관통공이 형성된 반도체 칩을 포함한다. 배선 구조물은 반도체 칩의 상면에 형성되어 반도체 칩과 전기적으로 연결된 배선 패턴, 및 배선 패턴과 이어지고 관통공을 매립하는 플러그를 포함한다. 반도체 칩의 휨을 억제하는 휨 억제부재가 반도체 칩의 하면에 형성된다. 휨 억제부재는 플러그의 하단을 노출시키는 개구를 갖는다. 휨 억제부재가 반도체 기판보다 높은 열팽창계수를 가지므로, 반도체 기판이 휘어지는 현상이 억제된다.
Abstract translation: 半导体封装包括其中形成有通孔的半导体芯片。 该布线结构包括形成在半导体芯片的上表面上并且电连接到半导体芯片的布线图案以及连接到布线图案并且嵌入通孔的插头。 用于抑制半导体芯片的弯曲的弯曲抑制构件形成在半导体芯片的下表面上。 弯曲抑制构件具有暴露插头下端的开口。 由于弯曲抑制构件具有比半导体基板高的热膨胀系数，因此抑制了半导体基板的弯曲。
-
8.发明公开
公开(公告)号：KR1020070006327A
公开(公告)日：2007-01-11
申请号：KR1020050061573
申请日：2005-07-08
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L25/0657 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L24/97 , H01L2224/0401 , H01L2224/04105 , H01L2224/16 , H01L2224/24226 , H01L2224/24227 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2224/83192 , H01L2224/97 , H01L2225/0652 , H01L2225/06541 , H01L2225/06551 , H01L2225/06572 , H01L2225/06586 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/01075 , H01L2924/01076 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/15153 , H01L2924/15311 , H01L2924/1532 , H01L2924/157 , H01L2924/181 , H01L2924/30105 , H01L2924/00 , H01L2224/83 , H01L2224/82 , H01L2924/00012
Abstract: A structure of a chip-inserting medium substrate is provided to vertically stack different kinds of heterogeneous chips regardless of a difference of chip size by using a chip-inserting medium substrate. A silicon substrate of a wafer type is prepared which has a top surface and a bottom surface. At least one cavity(130) has a predetermined depth from the top surface of the silicon substrate, having a thickness smaller than that of the silicon substrate. An integrated circuit chip is inserted into the cavity, having a plurality of input/output pads formed on its upper surface. A plurality of penetration vias penetrate the top and bottom surfaces of the silicon substrate. One end of a redistribution conductor(150) penetrates the upper surface of the integrated circuit chip to be connected to the input/output pad, and the other end of the redistribution conductor penetrates the top surface of the silicon substrate to be connected to the penetration via.
Abstract translation: 提供芯片插入介质基板的结构，通过使用芯片插入介质基板而不考虑芯片尺寸的差异来垂直堆叠不同种类的异质芯片。 准备了具有顶表面和底表面的晶片类型的硅衬底。 至少一个空腔（130）具有距硅衬底的顶表面的预定深度，其厚度小于硅衬底的厚度。 将集成电路芯片插入到空腔中，其上表面上形成有多个输入/输出焊盘。 多个穿透通孔穿透硅衬底的顶表面和底表面。 再分布导体（150）的一端穿过要连接到输入/输出焊盘的集成电路芯片的上表面，并且再分布导体的另一端穿透硅衬底的顶表面以连接到穿透 通过。
-
公开(公告)号：KR100663369B1
公开(公告)日：2007-01-02
申请号：KR1020050066945
申请日：2005-07-22
Applicant: 삼성전자주식회사
Inventor： 한성일
IPC: H01L21/22
Abstract: A mixed gas supply passage and a diffusion equipment for fabricating a semiconductor device are provided to form an oxide layer having a uniform thickness on an upper surface of a wafer by previously mixing and spraying an oxygen gas and a hydrogen gas. A mixed gas supply passage includes a first gas passage(410) supplying a first gas, a second gas passage(420) installed in the first gas passage for supplying a second gas, and a gas mixing part(430) coupled to one end of the first gas passage to communicate the first gas passage and the second gas passage. One end of the second gas passage is flush with one end of the first gas passage. The gas mixing part has a gas mixing space for mixing the first gas with the second gas. The gas mixing part has plural spraying holes formed on a surface opposite to the end of the first gas passage.
Abstract translation: 提供混合气体供应通道和用于制造半导体器件的扩散设备，以通过预先混合和喷射氧气和氢气在晶片的上表面上形成具有均匀厚度的氧化物层。 混合气体供应通道包括供应第一气体的第一气体通道（410），安装在第一气体通道中用于供应第二气体的第二气体通道（420），以及气体混合部件（430），其耦合到第一气体通道 第一气体通道连通第一气体通道和第二气体通道。 第二气体通道的一端与第一气体通道的一端齐平。 气体混合部件具有用于混合第一气体和第二气体的气体混合空间。 气体混合部件具有形成在与第一气体通道的端部相对的表面上的多个喷射孔。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.023 seconds)
