公开(公告)号：KR1020080019995A

公开(公告)日：2008-03-05

申请号：KR1020060082656

申请日：2006-08-30

Applicant: 삼성전자주식회사

Inventor： 고화영 ,  임동현 ,  함진환

IPC: H01L27/115 ,  H01L27/108

CPC classification number: H01L27/11507 ,  H01L21/28273 ,  H01L27/11509

Abstract: A method for manufacturing a semiconductor device including a ferroelectric capacitor is provided to prevent generation of a leakage current from a ferroelectric by curing the damage of the ferroelectric. A lower electrode layer, a ferroelectric layer, and an upper electrode layer are sequentially deposited on a semiconductor substrate(100). A plasma etch process using an etch gas including oxygen and a cleaning gas including fluorine is performed to pattern the upper electrode layer, the ferroelectric layer, and the lower electrode layer, and to form a capacitor as a stacked structure of the lower electrode layer pattern(142), the ferroelectric layer pattern(144), and the upper electrode layer pattern(146). The cleaning gas includes one element selected from a group including F2, SF6, NF3, Si2F6, SiF4, CF4, CHF3, C2F6, C4F8, C5F8, and C3F8.

Abstract translation: 提供一种制造包括铁电电容器的半导体器件的方法，用于通过固化铁电体的损伤来防止从铁电体产生泄漏电流。 在半导体衬底（100）上依次沉积下电极层，铁电体层和上电极层。 执行使用包括氧气和包括氟的清洁气体的蚀刻气体的等离子体蚀刻工艺以对上电极层，铁电层和下电极层进行图案化，并形成作为下电极层图案的层叠结构的电容器 （142），铁电层图案（144）和上电极层图案（146）。 清洁气体包括从包括F2，SF6，NF3，Si2F6，SiF4，CF4，CHF3，C2F6，C4F8，C5F8和C3F8的组中选择的一种元素。

公开(公告)号：KR1020080019980A

公开(公告)日：2008-03-05

申请号：KR1020060082609

申请日：2006-08-30

Applicant: 삼성전자주식회사

Inventor： 고화영 ,  함진환

IPC: H01L27/108 ,  H01L27/04

CPC classification number: H01L27/11502 ,  H01L21/02274 ,  H01L21/28273

Abstract: A method for manufacturing a semiconductor device including a ferroelectric capacitor is provided to enhance electrical characteristics and reliability by forming a PZT(Pb(Zr,Ti)O3)-based ferroelectric having a flat surface on a lower electrode. An auxiliary lower electrode layer is formed on a semiconductor substrate. A lower electrode layer(136a) having improved surface uniformity is formed by performing a plasma process using reaction gas including oxygen, a halogen compound or a mixture of the oxygen and the halogen compound on a surface of the auxiliary lower electrode layer. A ferroelectric layer(138) and an upper electrode layer(140a,140b) are sequentially formed on the lower electrode layer. A thickness ratio between the auxiliary lower electrode layer and the lower electrode layer is 1:0.95 to 0.99.

Abstract translation: 提供一种制造包括铁电电容器的半导体器件的方法，通过在下电极上形成具有平坦表面的PZT（Pb（Zr，Ti）O 3）基铁电体来提高电特性和可靠性。 辅助下电极层形成在半导体衬底上。 通过在辅助下电极层的表面上使用包含氧，卤素化合物或氧和卤素化合物的混合物的反应气体进行等离子体处理，形成具有改善的表面均匀性的下电极层（136a）。 在下电极层上依次形成铁电体层（138）和上电极层（140a，140b）。 辅助下电极层和下电极层之间的厚度比为1:0.95至0.99。

公开(公告)号：KR100190055B1

公开(公告)日：1999-06-01

申请号：KR1019960025938

申请日：1996-06-29

Applicant: 삼성전자주식회사

Inventor： 남병윤 ,  유원종 ,  함진환 ,  김현우

IPC: H01L21/28

Abstract: 반도체 장치의 백금전극 제조방법에 관하여 기재하고 있다. 트랜지스터 등과 같은 하부구조물이 형성된 번도체 기판 상에 베리어층을 얇게 형성하고, 상기 베리어층 상에 백금층 및 접착층을 적층한 다음, 상기 접착층 상에 마스크 패턴을 형성한다. 다음, 상기 마스크 패턴을 식각 마스크로 사용하고 제1식각 가스를 사용하여 상기 베리어층을 식각하고 상기 백금층을 제2식각가스를 사용하여 식각한다.하부 절연막의 손상을 방지하면서 마스크패턴 측벽에 폴리머 발생을 감소시킬 수 있으며, 보다 양호한 경사를 갖는 백금전극을 형성할 수 있다.

公开(公告)号：KR1019990016229A

公开(公告)日：1999-03-05

申请号：KR1019970038702

申请日：1997-08-13

Applicant: 삼성전자주식회사

Inventor： 함진환 ,  이철규

IPC: H01L21/311

Abstract: 본 발명은 반응용기내에 불소함유가스와 탄소함유가스를 공급한 다음, 진공분위기를 조성하는 단계; 마이크로웨이브 플라즈마(microwave plasma)에 의하여 마이크로웨이브 전달매체를 200℃ 이상으로 예열하는 단계; 및 플라즈마에 의하여 반응용기안에 장착된 반도체 기판상의 산화막을 식각하는 단계를 포함하는 것을 특징으로 하는 산화막의 식각방법을 제공한다. 본 발명에 따른 산화막의 식각방법에 따르면, CO 가스로부터 비롯된 고분자가 반응용기의 내벽과 석영 플레이트상에 생성되는 것을 효과적으로 막을 수 있다. 그 결과, 고분자의 생성으로 인한 공정재현성 저하, 제조비 상승의 문제점 등을 해결할 수 있다.

公开(公告)号：KR1019970019774A

公开(公告)日：1997-04-30

申请号：KR1019950032980

申请日：1995-09-29

Applicant: 삼성전자주식회사

Inventor： 지경구 ,  함진환

IPC: H05H1/00

Abstract: 본 발명은 저압, 고밀도의 초기 플라즈마 형성장치 및 그 방법에 관해 개시한다. 본 발명의 초기 플라즈마 형성장치는, 전자를 이용하여 반응챔버 내부에 저압, 고밀도의 초기 플라즈마를 형성하는 장치에 있어서, 상기 반응챔버는 상기 전차를 발생시키는 외부전자 공급수단을 구비한다.
본 발명에 의하면, 상기 외부 전자공급수단으로 인해 1 mtorr이하의 압력에서도 초기의 안정된 플라즈마를 형성하는데 필요한 충분한 전자를 공급할 수 있고, 또한 각종 플라즈마 형성장치의 초기 플라즈마 형성 가능한 압력 범위를 1mtorr이하의 압력으로까지 넓힐 수 있다. 이것은 결국 본 발명을 패턴형성에 적용할 경우 초 미세 매턴 가공이 가능하고, 박막 형성에 적용할 경우 고 순도의 박막형성이 가능함을 의미한다.

公开(公告)号：KR100725451B1

公开(公告)日：2007-06-07

申请号：KR1020050048531

申请日：2005-06-07

Applicant: 삼성전자주식회사

Inventor： 고화영 ,  주석호 ,  배병재 ,  김희석 ,  변경래 ,  함진환

IPC: H01L27/105

CPC classification number: H01L28/55 ,  H01L21/32139 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/65

Abstract: 향상된 특성을 갖는 강유전체 캐패시터 및 이를 이용한 반도체 장치의 제조 방법이 개시된다. 기판 상에 제1 및 제2 하부 전극막을 포함하는 하부 전극층을 형성한 후, 하부 전극층 상에 강유전체층을 형성한다. 강유전체층 상에 상부 전극층을 형성한 다음, 상부 전극층 상에 제1 하드 마스크 및 제2 하드 마스크를 구비하는 하드 마스크 구조물을 형성한다. 하드 마스크 구조물을 이용하여 상부 전극층, 강유전체층 및 하부 전극층을 식각하여, 기판 상에 하부 전극, 강유전체층 패턴 및 상부 전극을 형성한다. 강유전체층 패턴의 식각 손상에 기인하는 강유전체층 패턴의 열화를 방지하는 한편, 강유전체층 패턴의 유효 면적을 확장시켜 강유전체 캐패시터의 전기적 및 강유전적 특성을 개선할 수 있다.

公开(公告)号：KR1020030024211A

公开(公告)日：2003-03-26

申请号：KR1020010057262

申请日：2001-09-17

Applicant: 삼성전자주식회사

Inventor： 정승필 ,  지경구 ,  강창진 ,  함진환 ,  손승용

IPC: H01L21/8242

Abstract: PURPOSE: A method for fabricating a cylindrical capacitor of a semiconductor memory device is provided to prevent bit failure due to a damage of a cylindrical storage electrode by forming the cylindrical storage electrode on the second mold pattern. CONSTITUTION: The first mold pattern is formed on a semiconductor substrate(101). A protective layer is formed on an entire surface of the semiconductor substrate(101). The second mold pattern(107) is formed by etching the protective layer and the first mold pattern. A conductive layer for storage electrode is formed on the entire surface of the semiconductor substrate(101). A sacrificial layer is formed on the conductive layer in order to fill up a contact hole. A sacrificial layer pattern(111a) and a cylindrical storage electrode(109a) are formed by planarizing the sacrificial layer and the conductive layer. The sacrificial layer pattern(111a) and the second mold pattern(107) are removed.

Abstract translation: 目的：提供一种用于制造半导体存储器件的圆柱形电容器的方法，以通过在第二模具图案上形成圆柱形存储电极来防止由于圆柱形存储电极的损坏引起的位故障。 构成：第一模具图案形成在半导体衬底（101）上。 在半导体衬底（101）的整个表面上形成保护层。 通过蚀刻保护层和第一模具图案来形成第二模具图案（107）。 在半导体衬底（101）的整个表面上形成用于存储电极的导电层。 在导电层上形成牺牲层以填充接触孔。 通过使牺牲层和导电层平坦化，形成牺牲层图案（111a）和圆柱形存储电极（109a）。 除去牺牲层图案（111a）和第二模具图案（107）。

公开(公告)号：KR100278652B1

公开(公告)日：2001-02-01

申请号：KR1019980000698

申请日：1998-01-13

Applicant: 삼성전자주식회사

Inventor： 함진환 ,  강창진

IPC: H01L21/027

Abstract: 0.34㎛ 이하의 디자인 룰(design rule)을 가지는 반도체 장치에서 비트 라인(bit line)으로 이용되는 텅스텐 패턴 형성 방법을 개시한다. 본 발명은 텅스텐막과 포토레지스트막 사이에 텅스텐막에 비해 낮은 식각율을 가지는 티타늄 나이트라이드막 등으로 이루어지는 캐핑막(capping layer)을 형성한다. 더하여, 캐핑막 상에 실리콘 옥시나이트라이드(silicon oxynitride)막 등으로 반사 방지막(antireflective layer)을 추가로 형성한다. 또한, 캐핑막으로 텅스텐막에 비해 낮은 식각율을 가지는 티타늄 나이트라이드(titanium nitride)막 또는 알루미늄막을 이용한다. 이후에, 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴을 형성한 후 반사 방지막, 캐핑막 및 텅스텐막을 불소계 가스를 포함하는 식각 가스를 사용하는 건식 식각 방법으로 함께 패터닝한다. 이때, 캐핑막은 텅스텐막의 반사율을 저하시키고 텅스텐막을 식각할 때 폴리머(polymer)를 발생시키는 하드 마스크(hard mask)로 작용한다. 이에 따라 패터닝 불량을 방지할 수 있다. 이때, 캐핑막은 텅스텐막 식각 공정에서 하드 마스크로 작용하여 반사 방지막 패턴 및 포토레지스트 패턴의 손실 등과 같은 패턴 불량을 방지할 수 있다.

公开(公告)号：KR100168209B1

公开(公告)日：1999-02-01

申请号：KR1019950019826

申请日：1995-07-06

Applicant: 삼성전자주식회사

Inventor： 함진환

IPC: H01L21/3065

Abstract: 저압 및 고밀도를 요하는 플라즈마 에칭에 있어서의 초기 플라즈마 생성(ignition)의 난점을 보조 챔버를 이용하여 개선한 플라즈마 에칭장치를 개시한다.
본 발명은 식각 챔버(또는 주 잼버) 내에 저압 및 고밀도의 플라즈마를 형성하여 상기 주 챔버내에 장착된 웨이퍼 상의 소정물질을 에칭하는 플라즈마 에칭장치에 있어서, 고밀도 및 임계 압력 이하에서의 초기 플라즈마를 생성할 때, 플라즈마 초기 생성(ignition)에 관여하는 전자 및 이온의 숫자를 안정적으로 공급할 수 있도록 별도의 보조플라즈마 발생장치를 사용하여, 초기 플라즈마 생성의 불안정으로 인한 공정 조건의 변화를 방지할 수 있다

公开(公告)号：KR1019970053954A

公开(公告)日：1997-07-31

申请号：KR1019950057133

申请日：1995-12-26

Applicant: 삼성전자주식회사

Inventor： 함진환

IPC: H01L27/10

Abstract: 하부 전극용 물질, 강유전물, 상부 전극용 물질을 차례로 증착한 후 각각의 포토 공정으로 상부 전극, 강유전층, 하부 전극을 차례로 패터닝하는 것을 특징으로 하는 FRAM(Ferro-electric RAM)의 커패시터 형성 방법에 관한 것이다.
본 발명에 의한 FRAM의 케패시터는 하부전극, 강유전층, 상부전극이 순차적으로 증착되고 위로부터 패턴이 형성되므로 종래의 절연물질 증착공정, 사진공정, 콘택 식각공정을 줄일 수 있고 콘택 주변의 절연물질로 인한 용략의 낭비를 없앨 수 있다.