-
-
-
公开(公告)号：KR101929354B1
公开(公告)日：2018-12-14
申请号：KR1020170176091
申请日：2017-12-20
Applicant: 서울대학교산학협력단 , 가톨릭관동대학교산학협력단
Abstract: 본 발명은 어플리케이터를 이용하여 생체 조직의 유전율을 측정하는 기능과 고열 치료요법을 수행하는 기능을 겸용할 수 있도록 하는 기술에 관한 것이다.
이와 같은 본 발명은 생체 조직의 유전율 측정에 사용되는 어플리케이터의 마이크로스트립 라인상에 특정 주파수에서 동작하는 임피던스 매칭 네트워크를 형성하여, 하나의 어플리케이터로 생체 조직의 유전율을 측정하는 기능과 반사 손실 없이 고열 치료요법 기능을 수행할 수 있도록 하는 것을 특징으로 한다.-
公开(公告)号：KR101140285B1
公开(公告)日：2012-04-27
申请号：KR1020100008569
申请日：2010-01-29
Applicant: 서울대학교산학협력단
IPC: H01L21/336
Abstract: 본 발명은 고전자 이동도 트랜지스터를 제조하는 것에 관한 것으로 더욱 자세하게는 소스와 드레인 사이의 전류를 조절하기 위한 티 게이트를 형성하는 것에 관한 것이다.
본 발명은 소스 및 드레인이 형성된 기판 상부에 희생층을 형성하는 단계; 상기 희생층 상부에 복수의 감광층을 형성하는 단계; 상기 복수의 감광층에 게이트 헤드 패턴과 제1게이트 풋 패턴을 형성하고 상기 희생층을 노출시키는 단계; 상기 희생층을 식각하여 경사면이 형성된 제2게이트 풋 패턴을 형성하는 단계; 상기 제1게이트 풋 패턴의 입구를 확장하는 단계; 상기 기판 전면에 전극물질을 증착하는 단계; 및 상기 복수의 감광층을 제거하는 단계를 포함함에 기술적 특징이 있다.-
公开(公告)号：KR100964984B1
公开(公告)日：2010-06-21
申请号：KR1020090004048
申请日：2009-01-19
Applicant: 서울대학교산학협력단
CPC classification number: H01P7/06 , H01P1/207 , H01P1/2088
Abstract: PURPOSE: A cavity resonator and a filter are provided to reduce the coupling loss when a signal between a resonator and a CPW(Coplanar Waveguide) is transmitted by forming a groove part on a first substrate. CONSTITUTION: A cavity resonator(100) comprises a first substrate(300) and a second substrate(200). A metal layer pattern is formed in one side of the first substrate. The metal layer pattern comprises a CPW ground, a feed line, a coupling stage, and a resonant part. A groove part is formed in the other side of the first substrate in order to correspond with the coupling stage. A recess and a metal layer are formed in one side of the second substrate. The second substrate is combined with the first substrate with the flip-chip bonding.
Abstract translation: 目的：提供空腔谐振器和滤波器，以通过在第一基板上形成沟槽部分来传输谐振器和CPW（共平面波导）之间的信号时减小耦合损耗。 构造：空腔谐振器（100）包括第一衬底（300）和第二衬底（200）。 金属层图案形成在第一基板的一侧。 金属层图案包括CPW接地，馈电线，耦合级和谐振部分。 在第一基板的另一侧形成槽部，以便与耦合台相对应。 在第二基板的一侧形成凹部和金属层。 第二衬底与第一衬底与倒装芯片结合。
-
Patent Agency Ranking
公开(公告)号：KR101140288B1
公开(公告)日：2012-04-27
申请号：KR1020100006914
申请日：2010-01-26
Applicant: 서울대학교산학협력단
IPC: H01L21/336
Abstract: PURPOSE: A method for manufacturing nano scale t-type gate using a sacrificial layer is provided to form stable T-type gate with an excellent current gain property and without inclination by reducing the size of the t-gate which is formed by the post-processing. CONSTITUTION: Sacrificial layers(290,200) are formed on a substrate(200) in which a source and a drain are formed. A photosensitive layer is formed on the upper part of the sacrificial layer. An electronic beam is irradiated on the photosensitive layer and an area, in which a gate is formed, is patterned and the sacrificial layer is exposed. A pattern is formed a wall in which the sacrificial layer is etched and slope is formed. An electrode material is evaporated in the entire of the substrate. The photosensitive layer is eliminated.
-
公开(公告)号：KR102079177B1
公开(公告)日：2020-02-19
申请号：KR1020180057225
申请日：2018-05-18
Applicant: 서울대학교산학협력단
IPC: H01L21/02 , H01L21/324
-
公开(公告)号：KR1020150100574A
公开(公告)日：2015-09-02
申请号：KR1020150026309
申请日：2015-02-25
Applicant: 서울대학교산학협력단
IPC: H01L29/778 , H01L21/3065 , H01L21/324 , H01L29/66
CPC classification number: H01L29/778 , H01L21/3065 , H01L21/324 , H01L29/66431
Abstract: 본 발명은 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법에 관한 것으로서, 더욱 상세하게는 AlGaN/GaN HEMT에 SF
6 플라즈마 처리를 적용하여 게이트 누설전류, 문턱전압 이하의 특성, 그리고 전류감쇄현상을 개선하는 방법에 관한 것이다.
본 발명은 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법은 SF
6 플라즈마 처리의 에칭을 통해, GaN 표면을 고온의 오믹 열처리하는 동안 보호하기 위해 증착된 SiN
x 사전(pre) 프리베이션층을 오믹 공정이 끝난 후 제거하고, GaN 표면을 처리한 다음, ICP-CVD을 이용하여
in
-
situ N
2 플라즈마 전처리 후, SiN
x 패시베이션층을 재증착하는 것을 특징으로 한다.Abstract translation: 本发明涉及一种降低AlGaN / GaN HEMT器件的栅极漏电流的方法，更具体地说，涉及一种用于改善栅极漏电流的方法，低于阈值电压的特征，以及通过施加电流衰减现象 SF6等离子体处理对AlGaN / GaN HEMT。 根据本发明的用于降低AlGaN / GaN HEMT器件的栅极漏电流的方法包括以下步骤：去除在欧姆电阻之后的高温欧姆热处理中保护GaN表面的SiNx预钝化层 通过蚀刻SF6等离子体工艺的过程; 处理GaN表面; 并且在使用ICP-CVD的原位N 2等离子体预处理之后重新沉积SiN x钝化层。
-
9.发明公开실리콘기반 AlGaN/GaN HEMT 소자의 더블덱 오버행 게이트 형성방법 无效D LE ATE ATE ATE ATE ATE ATE ATE ATE ATE ATE ATE ATE ATE ATE ATE ATE ATE ATE
公开(公告)号：KR1020150100575A
公开(公告)日：2015-09-02
申请号：KR1020150026312
申请日：2015-02-25
Applicant: 서울대학교산학협력단
IPC: H01L29/778 , H01L21/3065 , H01L21/78
Abstract: 본 발명은 실리콘기반 AlGaN/GaN HEMT 소자의 더블덱 오버행 게이트 형성방법에 관한 것으로, 더욱 상세하게는 더블덱 오버행(Double-deck overhang) 게이트 공정을 이용하여 실리콘(Si) 기판 위에 성장된 AlGaN/GaN HEMT 소자의 전류감쇄현상을 개선하고 전력이득 차단주파수를 향상시킬 수 있는 방법에 관한 것이다.
본 발명의 실시에에 따른 실리콘기반 AlGaN/GaN HEMT 소자의 더블덱 오버행 게이트 형성방법은, (a) 소스와 드레인이 이격되게 형성되고 그 사이의 SiNx 패시베이션층에 싱글덱 오버행 게이트가 형성된 표면에 포토레지스트를 평평하게 코팅한 후, O
2 플라즈마 애싱을 통해 되식각(ehch back)하여 상기 싱글덱 오버행 게이트 금속의 상부를 노출하는 단계와, (b) 상기 싱글덱 오버행 게이트 금속의 상부가 노출된 위에 서로 다른 감도를 가지는 감광막을 2중으로 코팅한 후 현상하여 더블덱 오버행 게이트 패턴을 형성하는 단계, 및 (c) 상기 더블덱 오버행 게이트 패턴 상에 게이트 금속을 증착하고, 리프트 오프(lift off) 공정을 통하여 2중 감광막을 제거하는 단계; 를 포함하여 구성된다.Abstract translation: 本发明涉及一种用于形成基于硅衬底的AlGaN / GaN HEMT器件的双层突出栅极的方法，更具体地说，涉及一种用于改善在GaN衬底上生长的AlGaN / GaN HEMT器件的电流衰减现象的方法 硅衬底使用双层突出浇口工艺，然后提高功率增益截止频率。 根据本发明的实施例的基于硅衬底的形成AlGaN / GaN HEMT器件的双层突出端口的方法包括以下步骤：（a）暴露单层突出栅极金属的上部 在形成源极和漏极的表面上平坦地涂覆光致抗蚀剂后，通过氧化物等离子体灰化进行回蚀，然后在源极和漏极之间的SiNx钝化层上形成单层突出栅极; （b）在单层悬垂栅极金属的暴露的上部上涂覆具有不同灵敏度的感光膜之后，通过显影形成双层突出端口图案; 和（c）在双层突出浇口图案上沉积栅极金属，并通过剥离工艺去除双光敏膜。
-
公开(公告)号：KR1020140100692A
公开(公告)日：2014-08-18
申请号：KR1020130013718
申请日：2013-02-07
Applicant: 서울대학교산학협력단
IPC: H01L21/336 , H01L29/778
CPC classification number: H01L29/66462 , H01L21/263 , H01L21/31111
Abstract: The present invention relates to a method to manufacture an AlGaN/GaN high electron mobility transistor (HEMT) element. The method is comprised by including a step of preparing a substrate in which an AlGaN wall layer and GaN cap layer are epitaxially grown on a GaN buffer; a step of forming a MESA structure to electrically insulate between elements by selectively removing the AlGaN wall layer and the GaN cap layer; a step of forming SiN_X on the substrate of the MESA structure; a step of selectively removing the SiN_X in an area in which a source/drain electrode is formed and forming the source/drain electrode in the area; a step of removing the SiN_X in a part in which a gate electrode and processing the substrate with nitrogen plasma to ease a current collapse phenomenon; and a step of forming the gate electrode by depositing and patterning a metal layer on the substrate.
Abstract translation: 本发明涉及一种制造AlGaN / GaN高电子迁移率晶体管（HEMT）元件的方法。 该方法包括制备其中在GaN缓冲层上外延生长AlGaN壁层和GaN覆盖层的衬底的步骤; 通过选择性地去除AlGaN壁层和GaN覆盖层，形成MESA结构以使元件之间电绝缘的步骤; 在MESA结构的衬底上形成SiN_X的步骤; 在其中形成源极/漏极的区域中选择性地去除SiN_X并在该区域中形成源极/漏极的步骤; 在其中栅极电极和用氮等离子体处理衬底的部分中去除SiN_X以减轻电流崩溃现象的步骤; 以及通过在基板上沉积和图案化金属层来形成栅电极的步骤。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.019 seconds)
