公开(公告)号：KR101207701B1

公开(公告)日：2012-12-03

申请号：KR1020060022682

申请日：2006-03-10

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 하민우 ,  최영환 ,  임지용 ,  한민구

IPC: H01L29/778

Abstract: 본 발명은 질화물계 반도체 소자에 관한 것으로, 특히 GaN계 반도체 소자의 항복전압을 높이고 누설전류를 감소시키는 구조 및 그 제조방법에 관한 것이다.
본 발명의 일 실시예에 따른 GaN계 반도체 소자는, 절연성 기판과; 상기 절연성 기판 위에 형성되며, 고저항의 질화물계 반도체로 된 버퍼층과; 상기 버퍼층 위에 형성되며, 상기 버퍼층보다 밴드갭이 더 넓은 질화물계 반도체로 된 장벽층과; 상기 장벽층 위에 형성되며, 질화물계 반도체로 된 캡층과; 상기 캡층과 접촉하는 개별적인 전극으로서, 상기 캡층의 표면 일부를 덮지 않도록 된 소스/드레인 및 게이트 전극과; 상기 소스/드레인 및 게이트 전극에 의해 노출된 상기 캡층의 표면에 형성되어 표면트랩으로의 전자주입을 억제하는 산화막 패시베이션층을 포함함을 특징으로 한다.

GaN계 반도체, 고전자 이동도 트랜지스터, 쇼트키 장벽 다이오드, 표면트랩

公开(公告)号：KR1020070092482A

公开(公告)日：2007-09-13

申请号：KR1020060022682

申请日：2006-03-10

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 하민우 ,  최영환 ,  임지용 ,  한민구

IPC: H01L29/778

CPC classification number: H01L29/7783 ,  H01L23/291 ,  H01L23/3171 ,  H01L29/66462

Abstract: A nitride based semiconductor device and its manufacturing method are provided to improve forward and reverse characteristics of the device by preventing the injection of electrons into a surface trap of the device using a passivation layer made of silicon oxide. A nitride based semiconductor device includes an insulating substrate(101), a buffer layer(103) on the insulating substrate, a barrier layer, a first contact, and a passivation layer. The barrier layer(104) is formed on the buffer layer. The barrier layer is used for forming a two-dimensional electron gas layer between the buffer layer and the barrier layer itself. The first contact is formed on the barrier layer. At this time, the barrier layer is partially exposed to the outside. The passivation layer(109) is formed on the exposed portion of the barrier layer to prevent the injection of electrons into a surface trap. The passivation layer is made of silicon oxide.

Abstract translation: 提供一种基于氮化物的半导体器件及其制造方法，以通过防止使用由氧化硅制成的钝化层将电子注入器件的表面陷阱来改善器件的正向和反向特性。 氮化物基半导体器件包括绝缘衬底（101），绝缘衬底上的缓冲层（103），阻挡层，第一接触层和钝化层。 阻挡层（104）形成在缓冲层上。 阻挡层用于在缓冲层和阻挡层本身之间形成二维电子气层。 第一接触形成在阻挡层上。 此时，阻挡层部分地暴露于外部。 钝化层（109）形成在阻挡层的暴露部分上，以防止电子注入表面陷阱。 钝化层由氧化硅制成。

公开(公告)号：KR100761867B1

公开(公告)日：2007-09-28

申请号：KR1020060051439

申请日：2006-06-08

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  하민우 ,  최영환

IPC: H01L21/318 ,  H01L29/45 ,  H01L29/47

CPC classification number: H01L21/0254 ,  H01L21/02554 ,  H01L21/02592 ,  H01L21/043 ,  H01L21/324 ,  H01L2924/1033

Abstract: A nitride-based semiconductor device is provided to improve a forward current-voltage characteristic by decreasing the ohmic junction resistance of a GaN device. An ohmic junction layer is formed on a GaN-based semiconductor layer(102). A silicon atomic diffusion layer is formed between the GaN-based semiconductor layer and the ohmic junction layer. The GaN-based semiconductor layer can be one of a horizontal GaN schottky barrier diode, a vertical bulk schottky barrier diode, an MESFET(metal semiconductor field effect transistor) or an HEMT(high electron mobility transistor).

Abstract translation: 提供氮化物基半导体器件，以通过降低GaN器件的欧姆结电阻来改善正向电流 - 电压特性。 在GaN基半导体层（102）上形成欧姆结层。 在GaN基半导体层和欧姆结层之间形成硅原子扩散层。 GaN系半导体层可以是水平GaN肖特基势垒二极管，立体积肖特基势垒二极管，MESFET（金属半导体场效应晶体管）或HEMT（高电子迁移率晶体管）之一。

公开(公告)号：KR1020060084665A

公开(公告)日：2006-07-25

申请号：KR1020050005441

申请日：2005-01-20

Applicant: 재단법인서울대학교산학협력재단

Inventor： 지인환 ,  전병철 ,  최영환 ,  김수성 ,  한민구

IPC: H01L29/73

CPC classification number: H01L27/0266 ,  H01L29/7371

Abstract: 본 발명은 보호회로를 내장한 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; 이하 IGBT라 칭함)에 관한 것이다. 본 발명의 절연 게이트형 반도체 장치는 제1 도전형의 반도체층과; 상기 반도체층의 제1 영역에 형성된 주 IGBT 소자와; 상기 주 IGBT 소자에서 비정상적인 고전류가 흐를 경우 이를 감지하기 위해 상기 제1 영역에 인접하여 상기 반도체층의 제2 영역에 형성된 플로팅 웰과; 상기 플로팅 웰로부터 인가되는 감지신호에 따라 상기 주 IGBT 소자에 흐르는 전류를 감소시키기 위해 상기 제2 영역에 인접하여 상기 반도체층의 제3 영역에 형성된 MOSFET 소자를 구비하는 보호회로를 포함함을 특징으로 한다.
절연게이트 바이폴라 트랜지스터, 스위칭 소자, 애벌런치 에너지, 플로팅 웰

公开(公告)号：KR100625214B1

公开(公告)日：2006-09-20

申请号：KR1020050005441

申请日：2005-01-20

Applicant: 재단법인서울대학교산학협력재단

Inventor： 지인환 ,  전병철 ,  최영환 ,  김수성 ,  한민구

IPC: H01L29/73

Abstract: 본 발명은 보호회로를 내장한 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; 이하 IGBT라 칭함)에 관한 것이다. 본 발명의 절연 게이트형 반도체 장치는 반도체층과; 상기 반도체층에 형성된 주 IGBT 소자와; 상기 주 IGBT 소자와 인접하여 상기 반도체층에 형성되며, 상기 주 IGBT 소자에 비정상적인 고전류가 흐를 경우 그 내부의 전압이 상승하는 플로팅 웰과; MOSFET 소자를 구비하며, 상기 플로팅 웰로부터 인가되는 전압의 크기가 상기 MOSFET의 문턱전압 이상인 경우 상기 주 IGBT 소자에 흐르는 전류를 감소시키는 보호회로를 포함함을 특징으로 한다.
절연게이트 바이폴라 트랜지스터, 스위칭 소자, 애벌런치 에너지, 플로팅 웰

Abstract translation: 本发明涉及内置有保护电路的绝缘栅双极型晶体管（以下称为IGBT）。 本发明的绝缘栅半导体器件包括：半导体层; 主要的IGBT元件形成在半导体层中; 形成在与主IGBT元件相邻的半导体层中并且当异常高电流流过主IGBT元件时内部电压升高的浮动阱; 以及保护电路，用于当从浮阱施加的电压的大小等于或大于MOSFET的阈值电压时，减小流过主IGBT元件的电流。