보호회로를 내장한 절연게이트형 반도체 장치
    1.
    发明公开
    보호회로를 내장한 절연게이트형 반도체 장치 失效
    具有保护电路的绝缘栅双极晶体管

    公开(公告)号:KR1020060084665A

    公开(公告)日:2006-07-25

    申请号:KR1020050005441

    申请日:2005-01-20

    CPC classification number: H01L27/0266 H01L29/7371

    Abstract: 본 발명은 보호회로를 내장한 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; 이하 IGBT라 칭함)에 관한 것이다. 본 발명의 절연 게이트형 반도체 장치는 제1 도전형의 반도체층과; 상기 반도체층의 제1 영역에 형성된 주 IGBT 소자와; 상기 주 IGBT 소자에서 비정상적인 고전류가 흐를 경우 이를 감지하기 위해 상기 제1 영역에 인접하여 상기 반도체층의 제2 영역에 형성된 플로팅 웰과; 상기 플로팅 웰로부터 인가되는 감지신호에 따라 상기 주 IGBT 소자에 흐르는 전류를 감소시키기 위해 상기 제2 영역에 인접하여 상기 반도체층의 제3 영역에 형성된 MOSFET 소자를 구비하는 보호회로를 포함함을 특징으로 한다.
    절연게이트 바이폴라 트랜지스터, 스위칭 소자, 애벌런치 에너지, 플로팅 웰

    수평형 사이리스터
    2.
    发明授权
    수평형 사이리스터 失效
    수평형사이리스터터

    公开(公告)号:KR100463029B1

    公开(公告)日:2004-12-23

    申请号:KR1020020016135

    申请日:2002-03-25

    Abstract: PURPOSE: A horizontal type thyristor is provided to be capable of improving forward current saturation characteristics and obtaining fast switching characteristics for reducing power consumption at turn-off state. CONSTITUTION: A horizontal type thyristor is provided with a substrate(430), an anode and a cathode formed at the upper portion of the substrate, the first N+ type region(402) formed at the lower portion of the anode, a P+ type region(404a) formed at the lower portion of an FOC(Floating Ohmic Contact), and the second N+ type region(404b) formed at the lower portion of the anode for being electrically connected with the P+ region formed at the lower portion of the FOC. At this time, electrons are flowed from the second N+ type region by flowing holes having the same quantity of the electrons into the P+ type region, according to the principle of charge neutrality.

    Abstract translation: 目的:提供一种水平型晶闸管,能够改善正向电流饱和特性并获得快速开关特性,以降低关断状态下的功耗。 本发明公开了一种水平型晶闸管,其包括衬底(430),形成在衬底上部的阳极和阴极,形成在阳极下部的第一N +型区域(402),形成在衬底上的P +型区域 在FOC(浮动欧姆接触)的下部形成的第一N +型区域(404a)和形成在阳极下部的第二N +型区域(404b),用于与在FOC的下部形成的P +区域电连接 。 此时,根据电荷中性原理,通过使具有相同量的电子的空穴流入P +型区域,电子从第二N +型区域流动。

    보호회로를 내장한 절연게이트형 반도체 장치
    3.
    发明授权
    보호회로를 내장한 절연게이트형 반도체 장치 失效
    内置保护电路的绝缘栅型半导体器件

    公开(公告)号:KR100625214B1

    公开(公告)日:2006-09-20

    申请号:KR1020050005441

    申请日:2005-01-20

    Abstract: 본 발명은 보호회로를 내장한 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; 이하 IGBT라 칭함)에 관한 것이다. 본 발명의 절연 게이트형 반도체 장치는 반도체층과; 상기 반도체층에 형성된 주 IGBT 소자와; 상기 주 IGBT 소자와 인접하여 상기 반도체층에 형성되며, 상기 주 IGBT 소자에 비정상적인 고전류가 흐를 경우 그 내부의 전압이 상승하는 플로팅 웰과; MOSFET 소자를 구비하며, 상기 플로팅 웰로부터 인가되는 전압의 크기가 상기 MOSFET의 문턱전압 이상인 경우 상기 주 IGBT 소자에 흐르는 전류를 감소시키는 보호회로를 포함함을 특징으로 한다.
    절연게이트 바이폴라 트랜지스터, 스위칭 소자, 애벌런치 에너지, 플로팅 웰

    Abstract translation: 本发明涉及内置有保护电路的绝缘栅双极型晶体管(以下称为IGBT)。 本发明的绝缘栅半导体器件包括:半导体层; 主要的IGBT元件形成在半导体层中; 形成在与主IGBT元件相邻的半导体层中并且当异常高电流流过主IGBT元件时内部电压升高的浮动阱; 以及保护电路,用于当从浮阱施加的电压的大小等于或大于MOSFET的阈值电压时,减小流过主IGBT元件的电流。

    절연 게이트 바이폴라 트랜지스터의 보호장치
    4.
    发明授权
    절연 게이트 바이폴라 트랜지스터의 보호장치 有权
    用于保护绝缘栅双极晶体管的装置

    公开(公告)号:KR100887805B1

    公开(公告)日:2009-03-09

    申请号:KR1020070092367

    申请日:2007-09-12

    CPC classification number: H01L27/0266 H01L29/7302

    Abstract: An apparatus for protecting insulated gate bipolar transistor is provided to strengthen a protection of an IGBT(Insulated Gate Bipolar Transistor) module by integrating a protective circuit inside the IGBT. A main IGBT(100) includes a p-type floating well(110). A current detecting circuit includes a first MOSFET(Metal Oxide Semiconductor Field Effect Transistor)(210). The first MOSFET detects a current flowing through the p-type floating well, and supplies a voltage to a gate of a second MOSFET(310) inside a pull-down circuit. The second MOSFET turns on by supplying the voltage to the current detecting circuit, and reduces a gate voltage of the main IGBT. A voltage of the p-type floating well is supplied to a gate and a drain of the first MOSFET device.

    Abstract translation: 提供一种用于保护绝缘栅双极晶体管的装置,通过在IGBT内集成保护电路来加强对IGBT(绝缘栅双极晶体管)模块的保护。 主IGBT(100)包括p型浮动井(110)。 电流检测电路包括第一MOSFET(金属氧化物半导体场效应晶体管)(210)。 第一MOSFET检测流过p型浮动阱的电流,并向下拉电路内的第二MOSFET(310)的栅极提供电压。 第二个MOSFET通过向电流检测电路提供电压而导通,并降低主IGBT的栅极电压。 p型浮置阱的电压被提供给第一MOSFET器件的栅极和漏极。

    수평형 사이리스터
    5.
    发明公开
    수평형 사이리스터 失效
    水平型THYRISTOR

    公开(公告)号:KR1020030077187A

    公开(公告)日:2003-10-01

    申请号:KR1020020016135

    申请日:2002-03-25

    Abstract: PURPOSE: A horizontal type thyristor is provided to be capable of improving forward current saturation characteristics and obtaining fast switching characteristics for reducing power consumption at turn-off state. CONSTITUTION: A horizontal type thyristor is provided with a substrate(430), an anode and a cathode formed at the upper portion of the substrate, the first N+ type region(402) formed at the lower portion of the anode, a P+ type region(404a) formed at the lower portion of an FOC(Floating Ohmic Contact), and the second N+ type region(404b) formed at the lower portion of the anode for being electrically connected with the P+ region formed at the lower portion of the FOC. At this time, electrons are flowed from the second N+ type region by flowing holes having the same quantity of the electrons into the P+ type region, according to the principle of charge neutrality.

    Abstract translation: 目的:提供一种水平型晶闸管,能够提高正向电流饱和特性,并获得快速的开关特性,以减少关断状态下的功耗。 构造:水平型晶闸管设置有形成在基板的上部的基板(430),阳极和阴极,形成在阳极的下部的第一N +型区域(402),P +型区域 形成在FOC(浮动欧姆接触件)的下部的第二N +型区域(404a)和形成在阳极下部的第二N +型区域(404b),用于与形成在FOC的下部的P +区域电连接 。 此时,根据电荷中性原理,电子通过将具有相同量的电子的空穴流入P +型区域而从第二N +型区域流出。

Patent Agency Ranking