KR102230458B1 - Method for Manufacturing Single Crystal Diamond Substrate

    公开(公告)号:KR102230458B1

    公开(公告)日:2021-03-23

    申请号:KR1020190088718A

    申请日:2019-07-23

    CPC classification number: H01L21/02376 H01L21/02271 H01L21/0274 H01L21/324

    Abstract: 본 발명은 다이아몬드 기판 제조 방법에 관한 것으로서, 본 발명의 다이아몬드 기판 제조 방법은, 사파이어(Al
    2 O
    3 ) 등의 기판 상에 포토레지스트 패턴 및 에어갭 형성막 물질을 열처리 등을 이용하여 하부기판과의 결정적 상관성을 갖는 에어갭 구조를 형성한 후 다이아몬드를 성장시키는 방법이다. 이 방법을 통해 대면적/대구경 단결정 다이아몬드를 이종성장 시 공정을 간단하게 하고 비용을 낮추며, 이종기판과 다이아몬드 사이의 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 온도 하강 시에도 결함이나 크랙 발생을 감소시켜 고품질의 단결정 다이아몬드 기판을 제작하고, 이종기판으로부터 다이아몬드 기판의 자가 분리가 용이하게 이루어질 수 있다.

    다공성 질화물 반도체 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
    2.
    发明申请
    다공성 질화물 반도체 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법 审中-公开
    多孔氮化物半导体上的高质量非极性/半极性半导体器件及其制造方法

    公开(公告)号:WO2011046292A2

    公开(公告)日:2011-04-21

    申请号:PCT/KR2010/005764

    申请日:2010-08-27

    Abstract: 질화물 반도체층의 결함 밀도를 줄이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성/반극성 반도체 소자 및 그 제조 방법이 개시된다. 상기 반도체 소자 제조 방법은, 비극성 또는 반극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어, SiC, 또는 Si기판 상에 템플레이트층과 반도체 소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 기판 위에 질화물 반도체층을 형성하고 상기 질화물 반도체층을 다공성으로 표면 개질한 후, 상기 표면 개질된 질화물 반도체층 위로 질화물 반도체층을 재성장한 상기 템플레이트층을 형성하고, 상기 템플레이트층 위에 상기 반도체 소자 구조를 형성한다.

    Abstract translation:

    高品质非极性/半极性半导体器件及其制造从而降低了氮化物半导体层的缺陷密度相同的改善内部量子效率和光提取效率的方法被公开。 该半导体装置的制造方法是非极性或半极性氮化物如蓝宝石,SiC,或产生其形成具有用于半导体层,在衬底上的氮化物生长的晶面的Si基板上的模板层和半导体器件结构的半导体器件的方法 形成半导体层,并用多孔质体形成的氮化物半导体层的表面改性,然后,在所述模板层的上方的氮化物半导体层的再生长表面改性的氮化物半导体层,从而形成在所述半导体器件结构,所述模板层。

    다이아몬드 기판 제조 방법
    3.
    发明申请

    公开(公告)号:WO2020111790A1

    公开(公告)日:2020-06-04

    申请号:PCT/KR2019/016511

    申请日:2019-11-27

    Abstract: 본 발명은 다이아몬드 기판 제조 방법에 관한 것으로서, 본 발명의 다이아몬드 기판 제조 방법은, 사파이어(Al 2 O 3 ) 등의 기판 상에 포토레지스트 패턴 및 에어갭 형성막 물질을 열처리 등을 이용하여 하부기판과의 결정적 상관성을 갖는 에어갭 구조를 형성한 후 다이아몬드를 성장시키는 방법이다. 이 방법을 통해 대면적/대구경 단결정 다이아몬드를 이종성장 시 공정을 간단하게 하고 비용을 낮추며, 이종기판과 다이아몬드 사이의 격자상수 및 열팽창계수 차이로 인한 응력을 완화시키고 온도 하강 시에도 결함이나 크랙 발생을 감소시켜 고품질의 단결정 다이아몬드 기판을 제작하고, 이종기판으로부터 다이아몬드 기판의 자가 분리가 용이하게 이루어질 수 있다.

    다이아몬드 기판 제조 방법

    公开(公告)号:KR102230458B1

    公开(公告)日:2021-03-23

    申请号:KR1020190088718

    申请日:2019-07-23

    Abstract: 본발명은다이아몬드기판제조방법에관한것으로서, 본발명의다이아몬드기판제조방법은, 사파이어(Al2O3) 등의기판상에포토레지스트패턴및 에어갭형성막물질을열처리등을이용하여하부기판과의결정적상관성을갖는에어갭구조를형성한후 다이아몬드를성장시키는방법이다. 이방법을통해대면적/대구경단결정다이아몬드를이종성장시 공정을간단하게하고비용을낮추며, 이종기판과다이아몬드사이의격자상수및 열팽창계수차이로인한응력을완화시키고온도하강시에도결함이나크랙발생을감소시켜고품질의단결정다이아몬드기판을제작하고, 이종기판으로부터다이아몬드기판의자가분리가용이하게이루어질수 있다.

    요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
    7.
    发明公开
    요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법 有权
    高品质非极性/半极性半导体器件的生产和沉积图案基板及其制造方法

    公开(公告)号:KR1020110022453A

    公开(公告)日:2011-03-07

    申请号:KR1020090080058

    申请日:2009-08-27

    Inventor: 남옥현 유근호

    CPC classification number: H01L33/20 H01L33/0062 H01L33/16

    Abstract: PURPOSE: A high quality non-polar/antipolarity semiconductor device and a manufacturing method thereof are provided to improve the crystalline quality by reducing the defect of the template layer by forming the template layer on the sapphire crystal side etched in the uneven structure pattern. CONSTITUTION: A sapphire substrate(110) is etched to form the uneven structure pattern. The template layer(120) is formed on the sapphire substrate on which the uneven structure pattern is formed. The template layer comprises the nitride semiconductor layer and the GaN layer. A light emission diode layer(130) is formed on the template layer.

    Abstract translation: 目的:提供高质量的非极性/反极性半导体器件及其制造方法,以通过在以不均匀结构图案蚀刻的蓝宝石晶体侧上形成模板层来减小模板层的缺陷来提高晶体质量。 构成:蚀刻蓝宝石衬底(110)以形成不均匀结构图案。 模板层(120)形成在其上形成有不均匀结构图案的蓝宝石衬底上。 模板层包括氮化物半导体层和GaN层。 在模板层上形成发光二极管层(130)。

    광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법
    8.
    发明授权
    광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법 有权
    基于改进的光提取技术制造氮化物半导体外延结构基板和模板的方法

    公开(公告)号:KR101394565B1

    公开(公告)日:2014-05-14

    申请号:KR1020120091088

    申请日:2012-08-21

    Abstract: 본 발명은 사파이어 등 기판을 반구형의 마이크로 렌즈 어레이로 패턴(예, hemispherically patterned sapphire substrate(HPSS))하거나 사파이어 등 기판 위에 산화막(예, SiO
    2 )으로 반구형의 마이크로 렌즈 어레이 패턴을 형성한 후 질화물 반도체층을 형성하되 질화물 반도체층 간에 적어도 1회 이상 더 산화막(예, SiO
    2 )으로 반구형의 마이크로 렌즈 어레이를 형성한 템플레이트층 구조를 이용함으로써, 질화물 반도체층 간의 반구형의 마이크로 렌즈 어레이 패턴이 사파이어 등 기판에 형성된 패턴들 사이에서 생성되는 결함들의 상부로의 확장을 차단하여 질화물 반도체층의 결정성을 향상시키고, 이중 또는 다중 렌즈의 기능에 의해 광 추출효과를 향상시킬 수 있는 질화물 반도체 에피 구조의 반도체 소자용 기판 및 템플레이트 제조 방법에 관한 것이다.

    광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법
    9.
    发明公开
    광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법 有权
    基于改进的光提取技术制备氮化物半导体外延结构的基板和模板的方法

    公开(公告)号:KR1020140025045A

    公开(公告)日:2014-03-04

    申请号:KR1020120091088

    申请日:2012-08-21

    CPC classification number: H01L33/22 H01L2933/0091

    Abstract: The present invention relates to a method of manufacturing a template and a substrate for a semiconductor device of a nitride semiconductor epitaxial structure which improves crystallizability of a nitride semiconductor layer by preventing defects formed between patterns in which a hemispherical micro-lens pattern between nitride semiconductor layers is formed on a substrate such as a sapphire from being expanded to the upper side by forming being expanded to the upper side using a template layer structure. The template layer structure patterns the substrate such as a sapphire with a hemispherical micro-lens array (for example, hemispherically patterned sapphire substrate (HPSS)) or forms a hemispherical micro-lens array pattern on the substrate such as a sapphire with an oxide film (for example, SiO2), and then forms a nitride semiconductor and forms a hemispherical micro-lens array between the nitride semiconductor layers with the oxide film (for example, SiO2) over 1 time.

    Abstract translation: 本发明涉及一种制造氮化物半导体外延结构的半导体器件的模板和衬底的方法,该方法通过防止在氮化物半导体层之间形成半球形微透镜图案的图案之间形成的缺陷来改善氮化物半导体层的结晶性 形成在诸如蓝宝石的衬底上,通过使用模板层结构通过成形被扩展到上侧来扩展到上侧。 模板层结构对具有半球形微透镜阵列(例如,半球形蓝宝石衬底(HPSS))的蓝宝石衬底进行图案化,或者在具有氧化膜的蓝宝石衬底上形成半球形微透镜阵列图案 (例如SiO 2),然后形成氮化物半导体,并且在氮化物半导体层之间与氧化膜(例如SiO 2)一次形成半球形微透镜阵列。

    요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
    10.
    发明授权
    요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법 有权
    高品质非极性/半极性半导体器件的突出和凹凸图案基板及其制造方法

    公开(公告)号:KR101118268B1

    公开(公告)日:2012-03-20

    申请号:KR1020090080058

    申请日:2009-08-27

    Inventor: 남옥현 유근호

    CPC classification number: H01L33/20 H01L33/0062 H01L33/16

    Abstract: 본 발명은 비극성/반극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 질화물 반도체 결정을 형성하여 극성 질화물 반도체의 활성층에서 발생하는 압전현상(piezoelectric effect)을 제거하고, 사파이어 기판을 요철 구조 패턴으로 식각하여 그 위에 템플레이트(template) 층을 형성하여 반도체 소자의 결함 밀도를 줄이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성/반극성 반도체 소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 비극성 또는 반극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 반도체 소자 구조를 형성하는 반도체 소자의 제조 방법에서, 상기 사파이어 기판을 식각하여 요철 구조 패턴을 형성한 후, 상기 요철 구조 패턴이 형성된 상기 사파이어 기판 위에 질화물 반도체층과 GaN층을 포함하는 상기 템플레이트층을 형성하는 방법을 개시한다.
    반도체 광소자, 비극성, 반극성, 사파이어 기판, 요철, PSS, LED

Patent Agency Ranking