Abstract:
본 발명은 금속 패턴 형성 방법에 관한 것으로서, 구체적으로는 반도체의 포토 리소그래피(photo lithography) 공정에 있어 금속 막의 식각을 위한 에칭(etching) 공정 및 포토 레지스트(Photo Resist: PR) 제거 공정을 생략한 금속 패턴 형성 방법에 관한 것이다. 본 발명의 실시예에 따르면, 반도체의 포토 리소그래피(photo lithography) 공정에 있어 에칭(etching) 공정 및 포토 레지스트(Photo Resist: PR) 제거 공정을 생략함으로써, 에칭 공정에 수반되는 환경 유해 물질의 배출을 억제하여 친환경적 금속 패턴 형성 공정을 구현할 수 있고 나아가 공정 절차의 단순화를 통해 대량 생산에 유리할 수 있다. 또한, 상기 포토 레지스트 패턴 구조물을 별도로 제거하지 않고 위 포토 레지스트 패턴 구조물을 금속 패턴의 절연 재료로 활용함으로써 간편한 방식으로 금속간 절연효과가 우수한 패턴을 형성할 수 있다.
Abstract:
본 발명은 기판에 금속 전극 씨드층(seed layer)을 형성하는 방법 및 이에 의해 제조된 기판에 관한 것으로서, 구리와 크롬을 상기 기판상에 증착하여 상기 씨드층을 형성하며, 기판의 표면에 접하는 부분에는 크롬의 혼합비율이 구리의 혼합비율보다 많고, 씨드층의 상부 부분으로 갈수록 구리의 혼합비율이 점차 증가되도록 상기 씨드층의 두께 방향을 따라 구리와 크롬의 조성비율이 점차 변화되도록 증착하고, 씨드층의 두께 방향에 따른 구리와 크롬의 조성비율은 구리타겟과 크롬 타겟에 인가되는 구동전압의 세기 또는 전류량의 제어에 의해 변화되고, 상기 구리타겟에는 RF파워가 인가되고, 상기 크롬 타겟에는 DC파워가 인가되고, 시간의 경과에 따라 구리타겟에 인가되는 RF파워는 일정하게 유지하고 크롬 타겟에 인가되는 DC파워는 점차 감소하도록 제어하여, 기판상에 금속 씨드층을 형성하는데 있어서 여러 층의 멀티레이어 증착 공정을 이용하지 않음으로써, 증착된 전극의 두께가 감소하고, 타겟의 교체를 하지 않음으로써 제조 시간 및 제조 비용을 감소시킬 수 있어 공정을 단순화 시킬 수 있으며, 접착력이 우수한 금속 씨드층을 형성할 수 있ㄱ고, 증착된 기판의 상부 표면을 열처리하여 금속 박막층과 기판 간의 접착력 향상을 위한 별도의 접착층을 제거할 수 있게 된다.
Abstract:
PURPOSE: A method for manufacturing electrode wiring on a substrate and the substrate using the same are provided to perform the thermal treatment of an upper surface of the substrate, thereby improving adhesion between a metal layer and the substrate. CONSTITUTION: Copper and chrome are deposited on a substrate (1) to form a seed layer (2). The mixing ratio of the chrome is more than that of the copper in a part that the copper and the chrome are in contact with the surface of the substrate. The mixing ratio of the copper gradually increases toward the upper part of the seed layer. The composition ratio of the copper and the chrome gradually changes along the thickness direction of the seed layer.
Abstract:
본 발명은 금속 패턴 형성 방법에 관한 것으로서, 구체적으로는 반도체의 포토 리소그래피(photo lithography) 공정에 있어 금속 막의 식각을 위한 에칭(etching) 공정 및 포토 레지스트(Photo Resist: PR) 제거 공정을 생략한 금속 패턴 형성 방법에 관한 것이다. 본 발명의 실시예에 따르면, 반도체의 포토 리소그래피(photo lithography) 공정에 있어 에칭(etching) 공정 및 포토 레지스트(Photo Resist: PR) 제거 공정을 생략함으로써, 에칭 공정에 수반되는 환경 유해 물질의 배출을 억제하여 친환경적 금속 패턴 형성 공정을 구현할 수 있고 나아가 공정 절차의 단순화를 통해 대량 생산에 유리할 수 있다. 또한, 상기 포토 레지스트 패턴 구조물을 별도로 제거하지 않고 위 포토 레지스트 패턴 구조물을 금속 패턴의 절연 재료로 활용함으로써 간편한 방식으로 금속간 절연효과가 우수한 패턴을 형성할 수 있다.