-
公开(公告)号：KR101243765B1
公开(公告)日：2013-03-13
申请号：KR1020090039866
申请日：2009-05-07
Applicant: 한국전자통신연구원
Abstract: 본 발명은 하이브리드 발룬 장치에 관한 것으로, 입력 포트에 인가된 입력 신호에 대응되는 수신 신호쌍을 생성하여 출력 포트쌍으로 출력하거나, 상기 출력 포트쌍에 인가된 송신 신호쌍에 대응되는 출력 신호를 생성하여 상기 입력 포트로 출력하는 하나의 트랜스포머를 구비하는 수동부; 상기 입력 신호에 대응되는 보상 신호쌍을 생성하여 상기 출력 포트쌍에 인가하는 제1 및 제2능동부; 상기 송신 신호쌍을 상기 출력 포트쌍로 인가하는 제3 및 제4능동부; 및 수신모드시에는 상기 입력 신호를 상기 제1 및 제2 능동부로 전달하고 상기 출력 포트쌍에 인가된 상기 수신 신호쌍과 상기 보상 신호쌍을 합하여 수신 노드쌍으로 전달하고, 송신모드시에는 송신 노드쌍에 인가된 상기 송신 신호쌍을 상기 제3 및 제4능동부로 전달하는 스위칭부를 포함한다.
하이브리드 발룬 장치, 집적, 트랜스포머, RF 발룬, T/R SW-
公开(公告)号：KR1020120077541A
公开(公告)日：2012-07-10
申请号：KR1020100139534
申请日：2010-12-30
Applicant: 한국전자통신연구원
CPC classification number: H04L27/3809 , H04B1/16 , H03H17/04
Abstract: PURPOSE: A discrete time receiver is provided to maintain linearity having a wide dynamic range by controlling a gain of an operation trans-conductance amplifier. CONSTITUTION: A discrete time filter(220) inputs an output signal of a mixer. The discrete time filter controls decimation rate according to a sampling clock. An ADC(Analog to Digital Converter)(208) inputs an output signal of the discrete time filter. The ADC converts the inputted signal into a digital signal. A clock interface block(209) offers a clock which is necessary for the mixer, the discrete time filter, and the ADC.
Abstract translation: 目的：提供离散时间接收器，通过控制运算透射放大器的增益来保持具有宽动态范围的线性度。 构成：离散时间滤波器（220）输入混频器的输出信号。 离散时间滤波器根据采样时钟控制抽取率。 ADC（模数转换器）（208）输入离散时间滤波器的输出信号。 ADC将输入的信号转换为数字信号。 时钟接口块（209）提供混频器，离散时间滤波器和ADC所需的时钟。
-
公开(公告)号：KR1020120072247A
公开(公告)日：2012-07-03
申请号：KR1020100134084
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H03L7/085
CPC classification number: H03L7/0891 , H03D13/004 , H03L7/097
Abstract: PURPOSE: A frequency comparator is provided to form a simple hardware structure by using a shift register in a frequency comparator applied to an adaptive frequency calibration loop of a PLP(phase-locked loop). CONSTITUTION: An input unit(230) generates a first reference signal and a second reference signal having differential relation and a 180 degree phase difference of 50% of a duty ratio over a reference signal divided from a reference frequency demultiplier. An up shift register(240) and a down shift register(250) respectively connect a first reference signal and a second reference signal to each reset terminal. An input terminal of the up shift register and the down shift register receives a logic high signal. An output unit(260) outputs a comparison value by comparing a first lower output bit in the up shift register and a second lower output bit in the down shift register.
Abstract translation: 目的：提供频率比较器以通过使用施加到PLP（锁相环）的自适应频率校准环路的频率比较器中的移位寄存器来形成简单的硬件结构。 构成：输入单元（230）产生具有差分关系的第一参考信号和第二参考信号以及占空比的50％相对于从参考分频器分频的参考信号的180度相位差。 上移位寄存器（240）和下移寄存器（250）分别将第一参考信号和第二参考信号连接到每个复位端。 上移寄存器和下移寄存器的输入端接收逻辑高电平信号。 输出单元（260）通过比较上移寄存器中的第一较低输出位和下移寄存器中的第二较低输出位来输出比较值。
-
公开(公告)号：KR100952424B1
公开(公告)日：2010-04-14
申请号：KR1020080043936
申请日：2008-05-13
Applicant: 한국전자통신연구원
IPC: H03B5/12
CPC classification number: H03B5/1228 , H03B5/1212 , H03B5/1243 , H03B5/1296
Abstract: 본 발명에 따른 차동 및 직교 전압 제어 발진기는, 전류 재사용 구조에 의해 저전력 구동이 가능하며, 트랜스포머를 통한 커플링에 의해 우수한 위상 잡음 특성을 갖는다. 그리고, 주파수 가변을 위한 가변 커패시턴스부가 성긴 튜닝용과 미세 튜닝용으로 나뉘어져 있으므로, 이에 따라 전압 발진 이득을 줄이면서 광대역 튜닝 범위를 얻을 수 있다. 또한, 저항을 통한 제어전압 분배에 의하여 각 가변 커패시턴스부가 전체 커패시턴스 영역에서 선형적으로 동작하도록 구성되어 있으므로, 이에 따라 선형적인 제어전압-발진 주파수 특성을 얻을 수 있다. 또한, 본 발명에 따른 직교 전압 제어 발진기는 스위칭 트랜지스터에 의한 전류 소모와 기판 손실 없이 우수한 위상 잡음 특성을 가지면서 4위상의 직교 신호를 출력할 수 있다.
트랜스포머, 직교, 센터탭, VCO, 버랙터, 발진-
公开(公告)号：KR100801563B1
公开(公告)日：2008-02-11
申请号：KR1020060121762
申请日：2006-12-04
Applicant: 한국전자통신연구원
IPC: H03F3/45
CPC classification number: H03G1/0023 , H03G1/0029 , H03G3/004 , H03G3/3052
Abstract: A variable gain amplifier is provided to offer a constant output level by adjusting currents for respective stages while maintaining a constant bandwidth and a constant gain. A variable gain amplifier includes first to sixth modules. The first module(100) receives first and second differential input signals. The second module(150) adjusts a plurality of discontinuously inputted currents to the current of a mirror type and changes the current flowing from the first module. The third module(200) is series-connected to the first module and amplifies two differential signals from the first module. The fourth module(250) adjusts plural discontinuous currents to the current of a mirror type and changes the current flowing from the third module. The fifth module(300) feeds back the output from the third module to an input terminal. The sixth module(350) adjusts plural discontinuous input currents to the current of a mirror type and changes the current flowing from the fifth module.
Abstract translation: 提供可变增益放大器，通过调整各个电平的电流来提供恒定的输出电平，同时保持恒定的带宽和恒定的增益。 可变增益放大器包括第一至第六模块。 第一模块（100）接收第一和第二差分输入信号。 第二模块（150）将多个不连续输入的电流调整为反射镜类型的电流，并改变从第一模块流出的电流。 第三模块（200）串联连接到第一模块并放大来自第一模块的两个差分信号。 第四模块（250）将多个不连续电流调整为反射镜类型的电流，并且改变从第三模块流出的电流。 第五模块（300）将来自第三模块的输出反馈到输入端。 第六模块（350）将多个不连续的输入电流调整为反射镜类型的电流，并且改变从第五模块流出的电流。
-
Patent Agency Ranking
公开(公告)号：KR100717993B1
公开(公告)日：2007-05-14
申请号：KR1020050089721
申请日：2005-09-27
Applicant: 한국전자통신연구원
CPC classification number: H03F3/189 , H03F3/45183 , H03F3/68
Abstract: 본 발명은 능동 바룬기에 관한 것으로, 외부로부터 단일 입력신호를 제공받아 상보성의 두 차동신호를 출력하기 위한 차동입력부와, 상기 차동입력부와 캐스캐이드(cascade) 형태로 연결되어 상기 차동입력부로부터 출력된 두 차동신호를 증폭하기 위한 차동증폭부를 포함함으로써, 반도체 회로(semiconductor circuit)에서 충분한 이득을 가지면서 원하는 대역폭을 가질 수 있는 효과가 있다.
능동 바룬기, RC 필터, 피드백 저항, 차동입력부, 차동증폭부Abstract translation: 本发明涉及一种活性巴润，它被接收通过对所述差分输入和所述差分输入部和所述级联型高速缓冲存储器ID（级联），以提供来自外部的单个输入信号用于从所述差分输入输出互补输出的两个差分信号 通过包括用于放大两个差分信号的差分放大器，具有在半导体电路中具有足够增益的同时可以获得期望带宽的效果。
-
公开(公告)号：KR101462158B1
公开(公告)日：2014-12-04
申请号：KR1020100114571
申请日：2010-11-17
Applicant: 한국전자통신연구원
Inventor： 이영재
Abstract: 본발명은선형화기법을적용한증폭셀 및이를이용한능동인덕터에관한것으로서, 특히입력신호를증폭하는주 증폭부; 입력신호를증폭하면서상기주 증폭부의비선형특성을제거하는보조증폭부; 및부성부하부를포함하며, 상기부하부는상기주 증폭부및 보조증폭부의출력단에연결되는것을특징으로하는제1 및제2 증폭셀, 다수의부하저항; 및다수의캐패시터를포함하며, 상기제1 증폭셀의출력은상기제2 증폭셀에부성궤환되고, 상기제2 증폭셀의출력은상기제1 증폭셀에부성궤환되고, 상기다수의부하저항및 캐패시터는상기제1 증폭셀 및제2 증폭셀의부성궤환경로상에배치된다.
-
公开(公告)号：KR101292666B1
公开(公告)日：2013-08-02
申请号：KR1020100026184
申请日：2010-03-24
Applicant: 한국전자통신연구원
Abstract: 본 발명은 DC 오프셋 제거 회로에 관한 것으로, DC 오프셋량에 상응하는 펄스폭을 가지는 i(i는 자연수)개의 펄스신호들을 생성하는 제어신호 생성부; 서로 상이한 전류비를 가지는 i개의 전류들을 공급하는 전류원; 상기 i개의 펄스신호들 각각의 펄스폭에 따라 상기 i개의 전류들 각각의 도통량을 조절하여 피드백 캐패시터에 공급되는 전류량을 결정하는 스위칭부; 및 상기 피드백 캐패시터를 통해 상기 스위칭부로부터 공급되는 전류에 상응하는 DC 오프셋 전하를 충전하고 회전 캐패시터를 통해 상기 피드백 캐패시터에 충전된 DC 오프셋 전하를 샘플링 캐패시터에 전달함으로써, 상기 샘플링 캐패시터가 DC 오프셋 전하를 1차 저장한 후 입력신호에 상응하는 전하를 2차 저장하도록 하는 전하량 조정부를 포함할 수 있다.
-
公开(公告)号：KR1020110056196A
公开(公告)日：2011-05-26
申请号：KR1020100026184
申请日：2010-03-24
Applicant: 한국전자통신연구원
CPC classification number: H03F3/45968 , H03F2203/45212 , H03M1/822
Abstract: PURPOSE: A DC offset cancellation circuit is provided to regulate the amount of current from a feedback capacitor at a 2xn stage through a plurality of pulse signal. CONSTITUTION: Current is provided to a switching unit(130) through a feedback capacitor. An electric charge quantity adjusting unit(140) charges DC offset charge corresponding to the current. The electric charge quantity adjusting unit transfers the DC offset electric charge to a sampling capacitor through a rotation capacitor. Therefore, the sampling capacitor firstly stores the DC offset electric charge. Then, the sampling capacitor secondly stores electric charge corresponding to the input signal.
Abstract translation: 目的：提供DC偏移消除电路，以通过多个脉冲信号来调节来自2×n级的反馈电容器的电流量。 构成：电流通过反馈电容器提供给开关单元（130）。 电荷量调整单元（140）收取对应于电流的DC偏移电荷。 电荷量调节单元通过旋转电容器将DC偏移电荷传送到采样电容器。 因此，采样电容首先存储直流偏移电荷。 然后，采样电容器第二次存储对应于输入信号的电荷。
-
公开(公告)号：KR1020090090976A
公开(公告)日：2009-08-26
申请号：KR1020080043936
申请日：2008-05-13
Applicant: 한국전자통신연구원
IPC: H03B5/12
CPC classification number: H03B5/1228 , H03B5/1212 , H03B5/1243 , H03B5/1296
Abstract: A differential voltage controlled oscillator and a quadrature voltage controlled oscillator using coupling of a transformer are provided to obtain a broadband tuning range while reducing a voltage oscillation gain. A resonant circuit(230) includes a transformer, a first variable capacitance part, a second variable capacitance part, a third variable capacitance part, and a fourth variable capacitance part, and oscillates frequencies according to a first control voltage and a second control voltage. A primary coil of the transformer is connected between a first node and a third node. A secondary coil of the transformer is connected between a second node and a fourth node. A first amplifying circuit(250A) includes a first PMOS transistor and a second PMOS transistor, and differentially amplifies an oscillation frequency outputted from the resonant circuit. The first PMOS transistor is connected between a power voltage and the first node. The second PMOS transistor is connected between the power voltage and the second node. A second amplifying circuit(250B) includes a first NMOS transistor and a second NMOS transistor, and differentially amplifies an oscillation frequency outputted from the resonant circuit. The first NMOS transistor is connected between the third node and a fifth node. The second NMOS transistor is connected between the fourth node and the fifth node.
Abstract translation: 提供使用变压器耦合的差分压控振荡器和正交压控振荡器，以获得宽带调谐范围，同时降低电压振荡增益。 谐振电路（230）包括变压器，第一可变电容部分，第二可变电容部分，第三可变电容部分和第四可变电容部分，并且根据第一控制电压和第二控制电压来振荡频率。 变压器的初级线圈连接在第一节点和第三节点之间。 变压器的次级线圈连接在第二节点和第四节点之间。 第一放大电路（250A）包括第一PMOS晶体管和第二PMOS晶体管，并差分放大从谐振电路输出的振荡频率。 第一PMOS晶体管连接在电源电压和第一节点之间。 第二PMOS晶体管连接在电源电压和第二节点之间。 第二放大电路（250B）包括第一NMOS晶体管和第二NMOS晶体管，并差分放大从谐振电路输出的振荡频率。 第一NMOS晶体管连接在第三节点和第五节点之间。 第二NMOS晶体管连接在第四节点和第五节点之间。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.022 seconds)
