저중합체 유전층을 이용한 표면증강라만분석용 기판의 제조방법
    2.
    发明申请
    저중합체 유전층을 이용한 표면증강라만분석용 기판의 제조방법 审中-公开
    制造用于使用低聚合物电介质层的表面增强拉曼分析的衬底的方法

    公开(公告)号:WO2017123075A1

    公开(公告)日:2017-07-20

    申请号:PCT/KR2017/000529

    申请日:2017-01-16

    Abstract: 본 발명은 저중합체 유전층을 이용한 표면증강라만분석용 기판의 제조방법에 관한 것이다. 본 발명에서는 기판 상에 형성된 마이크로 수준의 표면 거칠기 간격을 가지는 금속 함유 박막 상에 스페이서(spacer) 역할을 하는 층으로서 저중합체 유전층을 형성하여 상기 금속 함유 박막의 마이크로 수준의 표면 거칠기 간격에 대응되는 표면 형태로 수 나노미터 수준의 두께를 갖는 저중합체 유전층을 형성시킨 다음 상기 저중합체 유전층 상에 수 내지 수십 나노미터 수준의 두께로 금속 함유 나노입자를 증착시킴으로써 면밖 핫스팟 및 면내 핫스팟이 동시에 형성될 수 있는 표면증강라만분석용 기판을 제공할 수 있다.

    Abstract translation: 本发明涉及使用低聚合物介电层制造用于表面增强拉曼分析的基材的方法。 表面上。根据本发明,以形成低聚合物介电层作为间隔物(间隔物)作用于含金属的薄膜相已形成对应于该含金属的膜的微观层面的表面粗糙度的间距在基片上的微级的表面粗糙度的间隔层 具有低其形成聚合物介电层,然后在低聚合物介电层通过在几十纳米级厚度myeonbak热点和平面热点的沉积具有以下形式的纳米级厚度它可以在同一时间形成的含金属纳米颗粒为上 有可能为表面增强拉曼分析提供衬底。

    반도체 소자 및 이를 포함하는 센서

    公开(公告)号:KR102200350B1

    公开(公告)日:2021-01-08

    申请号:KR1020200061873

    申请日:2020-05-22

    Abstract: 본발명은반도체소자및 이를포함하는센서에관한것이다. 보다상세하게는기재; 및상기기재의적어도일면의전부또는일부에배치된반도체박막을포함하며, 상기반도체박막은표면에일 방향으로스크래치가형성되어있고, 상기반도체박막은전부또는일부에일 방향으로형성된나노리본구조를포함하는반도체소자및 이를포함하는센서에관한것으로, 상기반도체소자는간단한공정을통해제조할수 있으며, 상기반도체소자를포함하는센서는감도가우수하고작동온도가낮아져소비전력이감소될수 있다.

Patent Agency Ranking