中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

15 records (took 0.024 seconds)

    SEMICONDUCTOR POWER MODULE WITH LOW STRAY INDUCTANCE
    1.
    发明申请
    SEMICONDUCTOR POWER MODULE WITH LOW STRAY INDUCTANCE 审中-公开
    具有低电感电感的半导体功率模块

    公开(公告)号：WO2015176985A1

    公开(公告)日：2015-11-26

    申请号：PCT/EP2015/060351

    申请日：2015-05-11

    Applicant: ABB TECHNOLOGY AG

    Inventor： COTTET, Didier ,  CAVALLINI, Giacomo ,  HARTMANN, Samuel ,  KICIN, Slavo

    IPC: H01L23/64 ,  H01L23/373 ,  H01L25/07

    CPC classification number: H01L25/072 ,  H01L23/3735 ,  H01L23/49811 ,  H01L23/5385 ,  H01L23/645 ,  H01L2224/0603 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48227 ,  H01L2224/4846 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2924/19107

    Abstract: A semiconductor half-bridge module (10) comprises a first substrate (28) with at least one metallization layer (34) on at least one side, a first line (38a) of semiconductor chips (24a, 24b) electrically and mechanically bonded to a metallization layer (34) of the first substrate (28), a second line (38b) of semiconductor chips (24a, 24b) electrically and mechanically bonded to a metallization layer (34) of the first substrate (28), and a second substrate (30) mechanically bonded with one side to a metallization layer (34) of the first substrate (28) between the first line (38a) and the second line (38b), the second substrate (30) having at least one metallization layer (34e) on a second opposite side providing a DC contact (22) of the module (10). An electrical contact (26) of the semiconductor chips (24a, 24b) of the first line (38a) and/or of the second line (38b) is directly electrically connected to a metallization layer of the second substrate (30). The semiconductor chips (24a, 24b) form a first switch (14) and a second switch (16) of a half-bridge (12), such that a current between the first switch (14) and the second switch (16) flows below the second substrate (30).

    Abstract translation: 半导体半桥模块（10）包括在至少一侧具有至少一个金属化层（34）的第一衬底（28），半导体芯片（24a，24b）的第一线（38a），电和机械地结合到 所述第一基板（28）的金属化层（34），与所述第一基板（28）的金属化层（34）电气和机械结合的半导体芯片（24a，24b）的第二线（38b） 衬底（30）在第一线（38a）和第二线（38b）之间与一侧机械地结合到第一衬底（28）的金属化层（34），第二衬底（30）具有至少一个金属化层 （34e）在提供模块（10）的DC触点（22）的第二相对侧上。 第一线（38a）和/或第二线（38b）的半导体芯片（24a，24b）的电触点（26）直接电连接到第二基板（30）的金属化层。 半导体芯片（24a，24b）形成半桥（12）的第一开关（14）和第二开关（16），使得第一开关（14）和第二开关（16）之间的电流流过 在第二基板（30）的下方。

    METHOD OF GENERATING A POWER SEMICONDUCTOR MODULE
    3.
    发明申请
    METHOD OF GENERATING A POWER SEMICONDUCTOR MODULE 审中-公开
    生成功率半导体模块的方法

    公开(公告)号：WO2016116177A1

    公开(公告)日：2016-07-28

    申请号：PCT/EP2015/074289

    申请日：2015-10-21

    Applicant: ABB TECHNOLOGY AG

    Inventor： SIVASUBRAMANIAM, Venkatesh ,  GUILLON, David ,  MORIN, Pauline ,  GUILLEMIN, Remi-Alain ,  HARTMANN, Samuel

    IPC: H01L21/48 ,  H01L23/498

    CPC classification number: H01L21/4853 ,  H01L23/3735 ,  H01L23/49811 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: The present invention relates to a method of generating a power semiconductor module, the method comprising the steps of: a) Providing a carrier layer (12); b) Providing a substrate (14) having a terminal connection area (22); c) Soldering the substrate (14) to the carrier layer (12) by forming a solder layer (20); wherein d) the solder layer (20) is formed such, that a pre-defined cavity (28) is provided in the solder layer (20) adjacent to the substrate (14) and located opposite to the terminal connection area (22); and e) Welding a terminal (24) to the terminal connection area (22) of the substrate (14). The present invention provides a method of generating a power semiconductor module which is especially cost-saving to perform and allows a reliable generation of high quality modules.

    Abstract translation: 本发明涉及一种产生功率半导体模块的方法，所述方法包括以下步骤：a）提供载体层（12）; b）提供具有端子连接区域（22）的基板（14）; c）通过形成焊料层（20）将衬底（14）焊接到载体层（12）上; 其中d）形成所述焊料层（20），使得在所述焊料层（20）中邻近所述基板（14）设置预定义的空腔（28）并且位于所述端子连接区域（22）的相对的位置。 以及e）将端子（24）焊接到所述基板（14）的端子连接区域（22）。 本发明提供一种生成功率半导体模块的方法，该功率半导体模块特别节省成本并且允许可靠地生成高质量的模块。

    LEISTUNGSHALBLEITERMODUL
    4.
    发明申请
    LEISTUNGSHALBLEITERMODUL 审中-公开
    半导体功率模块

    公开(公告)号：WO2014166928A1

    公开(公告)日：2014-10-16

    申请号：PCT/EP2014/057012

    申请日：2014-04-08

    Applicant: ABB TECHNOLOGY AG

    Inventor： HARTMANN, Samuel ,  DUGAL, Franc ,  EKWALL, Olle ,  DORÉ, Erik

    IPC: H01L25/07 ,  H01L23/051

    CPC classification number: H01L25/072 ,  H01L23/051 ,  H01L23/492 ,  H01L2224/48091 ,  H01L2924/13055 ,  H01L2924/00014 ,  H01L2924/00

    Abstract: Ein erfindungsgemässe Leistungshalbleitermodul (10) weist eine erste Hauptelektrode (12), eine zweite Hauptelektrode (14) und einen Kontrollanschluss (16) auf. Weiter weist das Leistungshalbleitermodul (10) steuerbare Leistungshalbleiterbauelemente (18) auf, welche zwischen der ersten Hauptelektrode (12) und der zweiten Hauptelektrode (14) angeordnet sind. Erfindungsgemäss ist das Leistungshalbleitermodul (10) dadurch gekennzeichnet, dass zumindest ein Teil der steuerbaren Leistungshalbleiterbauelemente (18) in einer Ringanordnung (28, 28, 28") angeordnet sind, wobei die steuerbaren Leistungshalbleiterbauelemente (18) der Ringanordnung (28, 28', 28") zumindest annähernd entlang einer ersten Kreislinie (30) der Ringanordnung (28, 28', 28") angeordnet sind und eine Kontrollleiterbahn (32) der Ringanordnung (28, 28', 28") auf der ersten Hauptelektrode (12) angeordnet ist, wobei die Kontrolleiterbahn (32) zumindest annähernd entlang einer zweiten Kreislinie (34) der Ringanordnung (28, 28', 28") verläuft, und die zweite Kreislinie (34) konzentrisch zur ersten Kreislinie (30) verläuft.

    Abstract translation: 根据本发明的功率半导体模块（10）具有一个第一主电极（12），第二主电极（14）和一个控制端（16）。 接着，在一个可控功率半导体元件的功率半导体模块（10）（18）设置在所述第一主电极（12）和第二主电极（14）被布置之间。 根据本发明，功率半导体模块（10）的特征在于，在环装置（28，28，28“）被布置，其中，所述环组件（28，28的可控功率半导体组件（18）”，28的可控功率半导体元件（18）的至少一部分 “）至少约（沿环组件（28，28的第一圆形线30）”，28" ）被布置，并在环组件（28，28' 的控制用导体（32），28“）（在第一主电极12） 其中，所述控制导体线路（32），沿所述环形组件（28，28”，28“）的第二圆线（34），并且所述第二圆（34）同心的所述第一圆形线（30）至少近似地延伸。

    LEISTUNGSHALBLEITERMODUL UND KONTAKTIERUNGSANORDNUNG
    5.
    发明申请
    LEISTUNGSHALBLEITERMODUL UND KONTAKTIERUNGSANORDNUNG 审中-公开
    功率半导体模块与接触装置

    公开(公告)号：WO2014090686A1

    公开(公告)日：2014-06-19

    申请号：PCT/EP2013/075711

    申请日：2013-12-05

    Applicant: ABB TECHNOLOGY AG

    Inventor： HARTMANN, Samuel ,  TRÜSSEL, Dominik ,  SCHNELL, Raffael

    IPC: H01L25/07

    CPC classification number: H01L25/072 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: Ein Leistungshalbleitermodul umfasst eine Anzahl N parallel zu einer Basisebene angeordneter Leistungshalbleiter-Schaltelemente, von denen jedes eine Anzahl an Schaltelement-Kontakten aufweist, umfassend einen Steuerkontakt, einen ersten Leistungskontakt und einen zweiten Leistungskontakt wobei mittels einer zwischen Steuerkontakt und erstem Leistungskontakt anliegenden Steuerspannung ein Strom zwischen den Leistungskontakten schaltbar ist; eine Kontaktierungsanordnung zur Kontaktierung der Schaltelement-Kontakte, umfassend: ein erstes Verbindungsblech, welches N erste Kontakte aufweist, über welche es elektrisch leitend mit den Steuerkontakten der N Leistungshalbleiter-Schaltelemente verbunden ist, ein zweites Verbindungsblech, welches N zweite Kontakte aufweist, über welche es elektrisch leitend mit den ersten Leistungskontakten der N Leistungshalbleiter-Schaltelemente verbunden ist, ein drittes Verbindungsblech, welches n dritte Kontakte aufweist, über welche es elektrisch leitend mit zweiten Leistungskontakten zumindest einer Teilmenge enthaltend n N der N Leistungshalbleiter-Schaltelemente verbunden ist; und wobei zum Anlegen einer Steuer-Sollspannung zwischen den Steuerkontakten und den ersten Leistungskontakten der Leistungshalbleiter-Schaltelemente ein Referenzanschluss am zweiten Verbindungsblech vorgesehen ist, welcher über die zweiten Kontakte elektrisch leitend mit den ersten Leistungskontakten der N Leistungshalbleiter-Schaltelemente verbunden ist.

    Abstract translation: 一种功率半导体模块包括多个N个并行的以一个基本平面配置功率半导体开关元件，其每一个具有多个开关元件接触，包括控制触点，第一电触头和通过控制触点之间的第一电触头的控制电压之间的电压与电流的第二电源触头 被切换到电源触点; 一个用于接触所述开关元件接触，包括使装置：具有N个第一触点的第一连接板，通过它与所述N个功率半导体开关元件的控制端子电连接的，具有N个第二触点的第二连接板，经由该 导电地连接到所述N个功率半导体的第一电源触头开关元件，具有n个第三触点的第三连接片，通过它包含n <= N个功率半导体开关元件的N被导电地连接到所述第二电源触头的至少一个子集; 和被设置用于控制器触点和开关元件的功率半导体的第一电源触点之间施加控制电压指令，在第二连接板，其导电地经由与N个功率半导体开关元件的第一功率接触第二触点连接的参考端口。

    SYSTEM AND METHOD FOR CONTROLLING AT LEAST TWO POWER SEMICONDUCTORS CONNECTED IN PARALLEL
    6.
    发明申请
    SYSTEM AND METHOD FOR CONTROLLING AT LEAST TWO POWER SEMICONDUCTORS CONNECTED IN PARALLEL 审中-公开
    用于控制并联连接的最小二功率半导体的系统和方法

    公开(公告)号：WO2011067288A1

    公开(公告)日：2011-06-09

    申请号：PCT/EP2010/068637

    申请日：2010-12-01

    Applicant: ABB TECHNOLOGY AG ,  KLAKA, Sven ,  HARTMANN, Samuel

    Inventor： KLAKA, Sven ,  HARTMANN, Samuel

    IPC: H03K17/06 ,  H03K17/12

    CPC classification number: H03K17/127 ,  H02M1/088 ,  H02M2001/325 ,  H03K17/06

    Abstract: The system according to the invention comprises at least two power semiconductor chips (1, 2, 3, 4) being connected in parallel and comprising each a gate terminal for switching the power semiconductor chip (1, 2, 3, 4) in a blocking- state by a first gate voltage and for switching the power semiconductor chip (1, 2, 3, 4) in a conducting- state by a second gate voltage. The system comprises further a control means (16, 57) adapted for applying the first or the second gate voltage to the gate terminals of the at least two power semiconductor chips (1, 2, 3, 4). The control means (16) is adapted for applying a third gate voltage to the gate terminal of the at least one remaining power semiconductor chip (1, 2, 3, 4) when a power semiconductor chip (1, 2, 3, 4) fails, and that the third gate voltage is higher than the second gate voltage.

    Abstract translation: 根据本发明的系统包括并联连接的至少两个功率半导体芯片（1,2,3,4），每个功率半导体芯片包括用于将功率半导体芯片（1,2,3,4）封闭的栅极端子 - 通过第一栅极电压状态，并且用于通过第二栅极电压将导通状态的功率半导体芯片（1,2,3,4）切换。 该系统还包括适于将第一或第二栅极电压施加到至少两个功率半导体芯片（1,2,3,4）的栅极端子的控制装置（16,57）。 控制装置（16）适于在功率半导体芯片（1,2,3,4）的功率半导体芯片（1,2,3,4）上施加第三栅极电压至所述至少一个剩余功率半导体芯片（1,2,3,4）的栅极端子， 并且第三栅极电压高于第二栅极电压。

    HALBLEITERMODUL MIT FEDERBELASTETER BASISPLATTE
    7.
    发明申请
    HALBLEITERMODUL MIT FEDERBELASTETER BASISPLATTE 审中-公开
    带弹性基础底板半导体模块

    公开(公告)号：WO2016005088A1

    公开(公告)日：2016-01-14

    申请号：PCT/EP2015/060851

    申请日：2015-05-18

    Applicant: ABB TECHNOLOGY AG

    Inventor： HARTMANN, Samuel

    IPC: H01L23/40 ,  H05K7/20

    CPC classification number: H01L23/40 ,  H01L23/4006 ,  H01L2924/0002 ,  H01L2924/3511 ,  H01L2924/00

    Abstract: Ein Halbleitermodul (10), umfasst wenigstens ein Substrat (36), das wenigstens einen Halbleiterchip (38) trägt, eine Basisplatte (12), auf der das wenigstens eine Substrat (36) derart befestigt ist, dass Wärme aus dem Substrat (36) in die Basisplatte (12) abführbar ist, wenigstens ein Befestigungselement (14) zum Befestigen der Basisplatte (12) an einem Kühlkörper (16), wobei das Befestigungselement (14) durch die Basisplatte (12) geführt ist, ein Federelement (22), das von dem Befestigungselement (14) gegen die Basisplatte (12) gedrückt wird, wenn das Befestigungselement (14) am Kühlkörper (16) befestigt wird, und ein plastisch verformbares Abstandselement (28), das zwischen dem Federelement (22) und der Basisplatte (12) aufgenommen ist und das dazu ausgeführt ist, einen Teil der Kraft, die beim Befestigen des Befestigungselement (14) am Kühlkörper (16) zwischen dem Federelement (22) und der Basisplatte (12) entsteht, aufzunehmen. Das Federelement (22) drückt bei einer ersten Kontaktstelle (30) über das Abstandselement (28) auf die Basisplatte (12) und das Federelement (22) drückt an einer zweiten Kontaktstelle (34) gegen die Basisplatte (12), wenn das Befestigungselement (14) am Kühlkörper (16) befestigt wird.

    Abstract translation: 一种半导体模块（10）包括承载在其上的至少一个基板（36）被安装成在至少一个半导体芯片（38），底板（12），至少一个基板（36），其从所述衬底的热量（36） 在基座板（12）可以被排出，用于基板（12）固定到散热器（16），其中所述紧固元件（14）通过基板（12）被引导至少一个紧固元件（14），弹簧元件（22）， 从所述固定构件（14），当所述紧固件（14）被固定到所述冷却体（16）被压向基板（12），并且所述弹簧元件（22）和所述底板之间的可塑性变形的间隔件（28）（ 12）被接收，并且其适于接收中出现的附接于弹簧元件（22）和底板（12）之间的冷却体（16）的紧固件（14）的力的一部分。 弹簧元件（22）按压在所述基板（12）和所述弹簧元件（22）的间隔件元件（28）上的第一接触点（30）压靠的第二接触点（34）对所述基板（12）的紧固件时（ 14）被固定到所述热沉（16）。

    SEMICONDUCTOR MODULE WITH TWO AUXILIARY EMITTER CONDUCTOR PATHS
    8.
    发明申请
    SEMICONDUCTOR MODULE WITH TWO AUXILIARY EMITTER CONDUCTOR PATHS 审中-公开
    具有两个辅助发射器导体电路的半导体模块

    公开(公告)号：WO2015121015A1

    公开(公告)日：2015-08-20

    申请号：PCT/EP2015/050611

    申请日：2015-01-14

    Applicant: ABB TECHNOLOGY AG

    Inventor： HARTMANN, Samuel ,  COTTET, Didier ,  KICIN, Slavo

    IPC: H01L23/64 ,  H01L25/07 ,  H03K17/082 ,  H03K17/12

    CPC classification number: H01L29/7393 ,  H01L23/02 ,  H01L23/645 ,  H01L24/48 ,  H01L25/072 ,  H01L27/088 ,  H01L29/41708 ,  H01L29/4232 ,  H01L2224/4813 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/13055 ,  H02M1/088 ,  H03K17/0424 ,  H03K17/08116 ,  H03K17/0828 ,  H03K17/127 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/85399 ,  H01L2224/05599

    Abstract: A semiconductor module (10) comprises at least one semiconductor chip (12) comprising at least one semiconductor switch (14) having a collector (18), emitter (22) and gate (20), a collector terminal (24) connected to the collector (18), gate terminal (26) connected to the gate (20), an emitter terminal (28) connected to the emitter (22) via an emitter conductor path (30) having an emitter inductance (32), an auxiliary emitter terminal (38) connected to the emitter (22), a first conductor path (34) connected to the emitter (22), and a second conductor path (36) connected to the emitter (22) having a different mutually inductive coupling with the emitter conductor path (30) as the first conductor path (34). The first conductor path (34) and the second conductor path (36) are connectable to the auxiliary emitter terminal (38) and/or the first conductor path (34) is connected to the auxiliary emitter terminal (38) and the second conductor path (36) is connected to a second auxiliary emitter terminal (44). The semiconductor switch (14) is an IGBT and each of the first conductor path (34) and the second conductor path (36) comprises bridging points (40) for connecting the respective conductor path to the auxiliary emitter terminal (38).

    Abstract translation: 半导体模块（10）包括至少一个半导体芯片（12），其包括至少一个具有集电极（18），发射极（22）和栅极（20）的半导体开关（14），集电极端子（24） 集电极（18），连接到栅极（20）的栅极端子（26），经由具有发射极电感（32）的发射极导体路径（30）连接到发射极（22）的发射极端子（28） 连接到发射器（22）的端子（38），连接到发射器（22）的第一导体路径（34）和连接到发射器（22）的第二导体路径（36），其具有与 发射极导体路径（30）作为第一导体路径（34）。 第一导体路径（34）和第二导体路径（36）可连接到辅助发射极端子（38）和/或第一导体路径（34）连接到辅助发射极端子（38）和第二导体路径 （36）连接到第二辅助发射极端子（44）。 半导体开关（14）是IGBT，并且第一导体路径（34）和第二导体路径（36）中的每一个包括用于将各个导体路径连接到辅助发射极端子（38）的桥接点（40）。

    SUBSTRATE FOR MOUNTING MULTIPLE POWER TRANSISTORS THEREON AND POWER SEMICONDUCTOR MODULE
    9.
    发明申请
    SUBSTRATE FOR MOUNTING MULTIPLE POWER TRANSISTORS THEREON AND POWER SEMICONDUCTOR MODULE 审中-公开
    用于安装多个功率晶体管的基板和功率半导体模块

    公开(公告)号：WO2013189756A1

    公开(公告)日：2013-12-27

    申请号：PCT/EP2013/061735

    申请日：2013-06-06

    Applicant: ABB TECHNOLOGY AG

    Inventor： HARTMANN, Samuel ,  TRÜSSEL, Dominik

    IPC: H01L25/07 ,  H01L23/00

    CPC classification number: H01L25/072 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/0603 ,  H01L2224/45014 ,  H01L2224/48101 ,  H01L2224/48157 ,  H01L2224/48227 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/49171 ,  H01L2224/49431 ,  H01L2924/00014 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/45099

    Abstract: The present invention provides a substrate (1) for mounting multiple power transistors (21, 30) thereon, comprising a first metallization (3), on which the power transistors (21, 30) are commonly mountable with their collector or emitter, and which extends in at least one line (5) on the substrate (1), a second metallization (9), which extends in an area (11) next to the at least one line (5) of the first metallization (3), for connection to the remaining ones of the emitters or collectors of the power transistors (21, 30), and a third metallization (13) for connection to gate contact pads (25) of the power transistors (21, 30), whereby the third metallization (13) comprises a gate contact (15) and at least two gate metallization areas (16, 18), which are interconnectable by way of bonding means (19), the gate metallization areas (16, 18) are arranged in parallel to the at least one line (5) and spaced apart in a longitudinal direction of the at least one line (5), and at least one gate metallization area is provided as a gate island (16) surrounded on the substrate (1) by the second metallization (9). The second metallization (9) is adapted for mounting multiple power transistors (21, 30) with their collectors or emitters thereon, whereby the power transistors (21, 30) have the same orientation like the power transistors (21, 30) mounted on the first metallization (3). The substrate (1 ) comprises a fourth metallization (42), which extends in an area (44) next to the second metallization (9), for connection to the remaining ones of the emitters or collectors of the power transistors (21, 30) mountable on the second metallization (9). A fifth metallization (46) is provided for connection to gate contact pads (25) of the power transistors (21, 30) mountable on the second metallization (9), whereby the fifth metallization (46) comprises at least two gate metallization areas (16, 18), which are interconnectable by way of bonding means (19), the gate metallization areas (16, 18) are arranged in parallel to the at least one line (5) and spaced apart in a longitudinal direction of the at least one line (5), and at least one gate metallization area is provided as a gate island (16) surrounded on the substrate (1 ) by the fourth metallization (42).

    Abstract translation: 本发明提供了一种用于在其上安装多个功率晶体管（21,30）的衬底（1），其包括第一金属化（3），功率晶体管（21,30）可以共用其集电极或发射极安装在其上， 在衬底（1）上的至少一条线（5）上延伸，第二金属化（9），其在邻近第一金属化（3）的至少一条线（5）的区域（11）中延伸，用于 连接到功率晶体管（21,30）的发射器或集电极的其余部分，以及用于连接到功率晶体管（21,30）的栅极接触焊盘（25）的第三金属化（13），由此第三金属化 （13）包括可通过接合装置（19）互连的至少两个栅极金属化区域（16,18）的栅极接触（15）和栅极金属化区域（16,18），所述栅极金属化区域（16,18）平行于 至少一条线（5），并且在所述至少一条线（5）的纵向方向上间隔开，并且至少一个盖 e金属化区域被设置为通过第二金属化（9）在基板（1）上包围的栅极岛（16）。 第二金属化（9）适于将多个功率晶体管（21,30）与其集电器或发射器安装在其上，由此功率晶体管（21,30）具有与安装在其上的功率晶体管（21,30）相同的取向 第一次金属化（3）。 衬底（1）包括在与第二金属化（9）相邻的区域（44）中延伸的用于连接到功率晶体管（21,30）的其余发射极或集电极的第四金属化层（42） 可安装在第二金属化（9）上。 第五金属化（46）被提供用于连接到可安装在第二金属化（9）上的功率晶体管（21,30）的栅极接触焊盘（25），由此第五金属化（46）包括至少两个栅极金属化区域 16,18），其可通过接合装置（19）互连，所述栅极金属化区域（16,18）平行于所述至少一条线（5）布置并沿所述至少一条线的长度方向间隔开 一个线（5），并且至少一个栅极金属化区域被提供为通过第四金属化（42）围绕在基板（1）上的栅极岛（16）。

    METHOD FOR ULTRASONIC WELDING WITH PARTICLES TRAPPING
    10.
    发明申请
    METHOD FOR ULTRASONIC WELDING WITH PARTICLES TRAPPING 审中-公开
    用于超声波焊接的方法

    公开(公告)号：WO2015039771A1

    公开(公告)日：2015-03-26

    申请号：PCT/EP2014/058604

    申请日：2014-04-28

    Applicant: ABB TECHNOLOGY AG

    Inventor： SIVASUBRAMANIAM, Venkatesh ,  GUILLON, David ,  TRÜSSEL, Dominik ,  THUT, Markus ,  HARTMANN, Samuel

    IPC: B23K20/10 ,  B23K20/26

    CPC classification number: B23K1/06 ,  B23K20/10 ,  B23K20/26 ,  B29C35/0261

    Abstract: The present invention relates to a method of connecting two components by ultrasonic welding for producing a power semiconductor module, said method comprising the steps of: a) Aligning the components to be welded to form a welding interface (16); b) Aligning a welding tool (18) to the aligned components; c) Removably arranging a trapping material (20) at least partly encompassing the welding interface (16), whereby the trapping material (20) is a foam; and d) Connecting the components by activating the welding tool (18). The method like described above provides an easy and cost- saving measure in order to prevent particle contamination when performing a welding process such as particularly an ultrasonic welding process sue to scattered particles (20).

    Abstract translation: 本发明涉及一种通过超声波焊接连接两个部件的方法，用于制造功率半导体模块，所述方法包括以下步骤：a）对准被焊接部件以形成焊接界面（16）; b）将焊接工具（18）对齐到对准的部件; c）可移除地布置至少部分地包围焊接界面（16）的捕集材料（20），由此捕集材料（20）是泡沫体; 和d）通过激活焊接工具（18）连接组件。 如上所述的方法提供了一种简单且成本节约的措施，以便在执行诸如特别是对散射颗粒（20）的超声波焊接工艺的焊接过程时防止颗粒污染。

Patent Agency Ranking